LPC17xx Slave SPI Timing ?, Какая минимальная длительность CS=1 между передачами слов? Опции

[Allregia]

Не могу найти в документации никаких упоминаний, если кто знает - ткните пальцем, плииз:
SSP работает в Slave SPI. Какая минимальная длительность CS=1 между передачами слов?
Может ли она быть меньше длительности CLK при максимальной частоте самого CLK?

Собственно, хочется чтобы при непрерывном CLK (на макс. возможной частоте), после окончаний передачи слова, первый бит следующего слова передавался бы в следующем такте CLK.
(попытка сделать искусственно 32-х битный SPI, есть возможность разбить CS от мастера на 2)

[Gnider]

Не могу найти в документации никаких упоминаний, если кто знает - ткните пальцем, плииз:
SSP работает в Slave SPI. Какая минимальная длительность CS=1 между передачами слов?
Может ли она быть меньше длительности CLK при максимальной частоте самого CLK?

Собственно, хочется чтобы при непрерывном CLK (на макс. возможной частоте), после окончаний передачи слова, первый бит следующего слова передавался бы в следующем такте CLK.
(попытка сделать искусственно 32-х битный SPI, есть возможность разбить CS от мастера на 2)

У меня при 10нс не работало а при 20нс работает стабильно. Т.е. где-то между.

[Allregia]

У меня при 10нс не работало а при 20нс работает стабильно. Т.е. где-то между.

10ns - период тактовой самого проца (100мгц), насколько я понимаю - выше этой частоты в нем только PLL, а периферия тактируется еще ниже - 50мгц, так если 20нс работало - на факт что 19 заработает. Но мне этого достаточно - CLK у меня 8Мгц (максимум по ТУ для слейва), т.е. 62.5нс длительность импульса/паузы, и если даже половины этого времени, 31нс достаточно для CS, значит то что я хочу должно работать.
Спасибо.