|
чет не понимаю. У меня два чипа, у них data, addr, wr, rd - соединены на плате, разный только CS.
Беру компонент tristate bridge и вешаю два таких чипа.
в файле mysystem_inst.v вижу такое
.chip1_data (chip1_data)
.chip2_data (chip2_data)
.chip1_wr (chip1_wr)
.chip2_wr (chip2_wr)
и тд по всем этим ногам. Ну с CS все ясно - их действительно два. А со остальным что делать ? Ведь ПИНОВ например output chip1_wr и chip2_wr у меня нету, есть один общий chip_wr.
Пока решил проблему так
wire chip1_wr;
wire chip2_wr;
assign chip_wr = chip1_wr & chip2_wr; ну и далее подставляю их в inst как
.chip1_wr (chip1_wr)
.chip2_wr (chip2_wr)
а на top вывожу просто chip_wr; Работает, но это разве так и надо ? Нафига мне вообще тогда этот бридж нужен, ноги в Hiz я и сам могу перевести... ничо не понимаю...
|
снова tristate bridge :(
Feb 28 2011, 14:34
