реклама на сайте
подробности

 
 
> Вопросы сходимости в HSPICE, internal timestep too small in transient analysis
aht
сообщение Dec 17 2010, 05:41
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 96
Регистрация: 11-01-10
Из: Moscow
Пользователь №: 54 725



Всем привет.

Не подскажете ли, какие методы используются для обеспечения сходимости в сложных случаях?

Дано: сложная схема с частью блоков, описанных на Verilog A.
Надо: посчитать длинную времянку.

Что делал:

.option runlvl=5 - более точный метод (аналог .option accurate)
.option method=bdf/gear - использовал разные численные методы
.option imax=40
.option itl4=40 - увеличивал количество итераций в ходе вычисления каждой точки анализа (по умолчанию - 8)
.option reltol=5e-3 - расслаблял условия сходимости
.option gshunt=1e-12 - шунтировал узлы небольшими проводимостями и ёмкостями (команда ниже)
.option cshunt=1e-14

Результаты одни и те же - схема считается до определённого момента (3-5%), а потом останавливается с ошибкой:

sweep: tran tran0 begin, stop_t= 1E-03 #sweeps=**** cpu clock= 4.51E+01
**error** internal timestep too small in transient analysis
sweep: tran tran0 end, cpu clock= 3.52E+02 memory= 3683 kb
>error ***** hspice job aborted

Сталкивался ли кто-нибудь с подобной проблемой и как она решалась?

Заранее спасибо.

Сообщение отредактировал aht - Dec 17 2010, 05:43
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd June 2025 - 11:32
Рейтинг@Mail.ru


Страница сгенерированна за 0.01349 секунд с 7
ELECTRONIX ©2004-2016