Есть задача сделать параллельный реверсивный 6разрядный счетчик с контролем переполнения на JK-триггерах. Вроде схему сделал, в тестбенче что с входов подавать надо - написал. При симуляции на ALDEC OEM Simulator на временных диаграммах выдает абы что - в основном показывет реакцию на 6 выходе совпадающую с поведением сигнала, идущего с Q17.
Вопрос: Что-то абсолютно не так в самой схеме? Принципиальная идея позаимствована с данной иллюстрации:
По образу и подобию добавил 2 разряда:
Вот схематик файл от проекта, если кто захочет посмотреть, в чем ошибка:
http://zalil.ru/32296590Помогите, пожалуйста =(
Altium. 6-разрядный счетчик не работает как надо по итогам симуляции., Есть схема. Тесбенч VHDL. Симуляция показывает абы что.
Dec 17 2011, 12:29
