Доброго всем дня.
Планирую пробную плату с этим чипом. Power Estimator показал максимальное потребление 5-6 А по питанию ядра 0.9V. Ток большой, допуск на питание 3% (+- 0.03 V). Падение напряжение dU = I*R, для критического dU=0.03V, I=6A, R=0.03/6 = 0.005 Ом. Т.е. сопротивления дорожки от питания до ПЛИС 0.005 Ом достаточно, чтобы напряжение упало ниже допустимого значения.
Вопросы:
1) Надо ли отводить из под ПЛИСа обратно к DCDC дорожку обратной связи (если вдруг напряжение чуть упадёт из-за тока, пока дойдёт до ПЛИСа), или не упадёт? Под питание планируем целый слой.
2) Если вдруг оно действительно сильно падает в зависимости от расстояния, не получится ли ситуации, что у одного края ПЛИС ещё 0.9 (или, там, 0.89), а у другого края уже 0.86 (что за пределами допуска) ?
Вопрос простой, но ПЛИС дорогой, и терять его не хочется, если вдруг из-за высоких токов возникнут такие проблема. Может кто сталкивался, измерял/расчитывал или оценивал этот момент?
--------------------
IPSA SCIENTIA POTESTAS EST
|