Доброе время суток!
В проекте есть клоковый мультиплексор частот полученных с ВЧ и НЧ генераторов с помощью деления (generated_clock). Чтобы избежать использования case analysis в Design Compiler задаю ограничение
Код
set_clock_groups -logically_exclusive -group {clka} -group {clkb}
и параметр
Код
set timing_enable_multiple_clocks_per_reg true
В DC получаю пути по обоим клокам. Однако, временной анализатор в Encounter выдает пути лишь по одному клоку.
Как можно побороть Encounter?
Encounter: constraints for clock mux
Apr 24 2012, 06:53
