реклама на сайте
подробности

 
 
 
Closed TopicStart new topic
> Подскажите мегу для подключения SSRAM
bark
сообщение Jan 18 2012, 16:25
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 131
Регистрация: 16-11-09
Из: Украина Юг
Пользователь №: 53 659



целевое устройство:

ISSI IS61NVP102418
18Mb, PIPELINE 'NO WAIT' STATE BUS SRAM

Есть контроллеры который можно использовать шарово?
на опенкорах не нашел.

пользовать буду с FPGA Альтеры.

или там простой интерфейс и легчесамому накатать?
где можно почитать доходчиво про интерфейс помимо документации к самой памяти?

извините сейчас мучаюсь с температурой. могу тупить с очевидными вещами.


--------------------
Работаю 20ns в сутки.
Go to the top of the page
 
+Quote Post
VladimirB
сообщение Jan 18 2012, 16:59
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 614
Регистрация: 12-06-09
Из: рядом с Москвой
Пользователь №: 50 219



Цитата(bark @ Jan 18 2012, 20:25) *
целевое устройство:
ISSI IS61NVP102418
18Mb, PIPELINE 'NO WAIT' STATE BUS SRAM
Есть контроллеры который можно использовать шарово?
на опенкорах не нашел.
пользовать буду с FPGA Альтеры.
или там простой интерфейс и легчесамому накатать?
где можно почитать доходчиво про интерфейс помимо документации к самой памяти?
извините сейчас мучаюсь с температурой. могу тупить с очевидными вещами.

Выставил адрес, выставил данные, выставил строб(стробы) записи и по следующему клоку произошла запись.
Ничего сложного, ну разве что конвейер с задержкой на пару тактов внутри памяти - потребует поставить такую же задержку в ПЛИС.

Это практически тоже самое, что контроллер внутренней блочной памяти ПЛИС - странно чего-это его никто на опенкоресах не выкладываетsm.gif



Go to the top of the page
 
+Quote Post
Hoodwin
сообщение Jan 18 2012, 20:16
Сообщение #3


Знающий
****

Группа: Участник
Сообщений: 881
Регистрация: 21-03-10
Из: _// \\_
Пользователь №: 56 107



Я бы добавил следующее:
1. Память синхронная, поэтому регистры шин адреса, управления и данных надо размещать в IOE - опции Fast Input Register, Fast Output Registger, Fast Output Enable Register.
2. При переключении с чтения на запись пропадает пару тактов, поскольку шина данных - двунаправленная, в отличие от внутренней памяти. Поэтому контроллер должен выдерживать паузу в этих случаях.

В целом, память действительно простая. Я давным давно делал доступ к ней на AHDL, вроде даже на 200 МГц ее разогнал (в порядке эксперимента) еще на Cyclone I, но у меня был вполне детерминированный автомат записи-чтения, а не универсальный контроллер.
Go to the top of the page
 
+Quote Post
bark
сообщение Jan 19 2012, 10:53
Сообщение #4


Частый гость
**

Группа: Свой
Сообщений: 131
Регистрация: 16-11-09
Из: Украина Юг
Пользователь №: 53 659



Ок спасибо. Тогда Считаем тему исчерпаной.


--------------------
Работаю 20ns в сутки.
Go to the top of the page
 
+Quote Post

Closed TopicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 16th July 2025 - 03:19
Рейтинг@Mail.ru


Страница сгенерированна за 0.01376 секунд с 7
ELECTRONIX ©2004-2016