кто пользуется Simulink HDL Coder!? Опции

[andreUF]

Кто нибудь, не могли бы рассказать о принципах построения дизайна в Simulink для дальнейшего его генерирования в VHDL и С.
Например для генер. в hdl обязательно fixed-point. Как, с помощью чего сделать fixed-point.
Может ли генерировать в hdl, если нет портов ("неуправляемый hdl").
и т.д.
может кто поделиться опытом или ссылками на материал.
а то никак не получается сгенерировать, постоянно ошибки вываливаются... может кто глянет для пример начал с сигма дельта ацп в демо с фикс.точкой.

[SFx]

Кто нибудь, не могли бы рассказать о принципах построения дизайна в Simulink для дальнейшего его генерирования в VHDL и С.
Например для генер. в hdl обязательно fixed-point. Как, с помощью чего сделать fixed-point.

все что в hdllib - то превращается в HDL код, и даже иногда вполне человекчитаймый.

Может ли генерировать в hdl, если нет портов ("неуправляемый hdl").

не уверен, но вроде нельзя. да и зачем такое?

может кто поделиться опытом или ссылками на материал.
а то никак не получается сгенерировать, постоянно ошибки вываливаются... может кто глянет для пример начал с сигма дельта ацп в демо с фикс.точкой.

везде должна быть fixedpoint и блоки, которые есть в hdllib. если этого нет, то ошибок будет много и даже не всегда очевидно из-за чего они будут появляться....

[andreUF]

Спасибо за ответ.
Подскажите еще пожалуйста с кодом матлаб, каким образом его в hdl сгенерить?
Блок Embedded MatLab для C который - подойдет? или каким то другим способом?
и как узнать какие функции будут генериться, а какие нет??

пс:и еще есть вообще какой нибудь мануал о тонкостях использования sl hdl coder? а то ковыряюсь непонято с чем....

[aT-DeviLru]

Материалы доступны на сайте производителя:
http://www.mathworks.com/help/pdf_doc/allpdf.html - примеры и описания в удобном для чтения виде (PDF). Для доступа требуется регистрация.
http://www.mathworks.com/company/events/we...;by=application - вебинары, например для ПЛИС:
"Accelerate FPGA Design Using Simulink HDL Coder" и "Автоматическая генерация кода для встраиваемых систем управления и обработки сигналов на основе MATLAB". (все ролики полностью сохраняются в кэш браузера, откуда потом отлично достаются)

[andreUF]

Благодарю за ссылки.
Подскажите, пожалуйста. Сгенерированный HDL код нужно залить на плис, но её собственно нету, каким образом можно проверить, будет ли он работать??
Или как проверить работоспособность в Modelsim

Сообщение отредактировал andreUF - Nov 22 2011, 15:36

[DevL]

как правило, можно сразу создать testbench для проверки VHDL - и таким образом проверить функциональную работу,
или дальше - под само устройство уже - Gate Level Netlist и уже его проверить...

[syoma75]

Если делаете для xilinx то рекомендую сразу бросить hdl coder и начинать работать с DSP System Generator. Он намного эфективнее