Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Разработка цифровых, аналоговых, аналого-цифровых ИС
Форум разработчиков электроники ELECTRONIX.ru > Cистемный уровень проектирования > Разработка цифровых, аналоговых, аналого-цифровых ИС
Страницы: 1, 2, 3, 4, 5
  1. Корпус интегральной схемы DIP-8 2101.8-7 (0 ответов)
  2. Стар-РЦХТ и экстракция резисторов (2 ответов)
  3. Источник тока (11 ответов)
  4. Calibre_LVS_Options:Recognize_all_gates (0 ответов)
  5. Топология Flash/EEPROM памяти (17 ответов)
  6. ->AD7731 (-- ответов)
  7. ->помогите пожалуйста с курсовиком - часы (-- ответов)
  8. Как защититься от spike? (1 )
  9. compactPCI - помогите пожалуйста с курсовиком (6 ответов)
  10. Программируемые аналоговые/аналого-цифровые ИС (1 )
  11. Усилитель класса D (34 ответов)
  12. Вопрос по Tetramax (5 ответов)
  13. Загадочная тулза для функциональной верификации (3 ответов)
  14. DC + Formality : есть ли у DC возможность генерить "guide" для Formality? (7 ответов)
  15. подскажите пакеты для симуляции аналогово-цифрового проекта (5 ответов)
  16. SCAN-CHAINS (23 ответов)
  17. SDF для верификации, сколько штук? (18 ответов)
  18. Подскажите по IUS (2 ответов)
  19. на одной цепи два драйвера, как заставить DC их обнаружить? (2 ответов)
  20. SV+VerilogA simulator (0 ответов)
  21. Интегральный мостовой преобразователь для управления силовой обмоткой. (2 ответов)
  22. ОС для EDA (41 ответов)
  23. Компараторы! (7 ответов)
  24. cadence NCSIM (ncelab) валицца при большом (4Гб) снапшоте (2 ответов)
  25. Свой ASIC (26 ответов)
  26. Элемент задержки (2 ответов)
  27. Прототипирование АSICs на FPGA (8 ответов)
  28. Cadence ADE (icfb) (7 ответов)
  29. Проектирование RFIC/MMIC (3 ответов)
  30. Проектирование топологии в Mentor Graphics (3 ответов)
  31. ConcICe in Diva (1 )
  32. Перевод схем из Cadence в Mentor (3 ответов)
  33. Поделитесь скриптом к DC (4 ответов)
  34. Нелицензионный софт и фаундри (18 ответов)
  35. корундовая керамика ВК91-2 (1 )
  36. ->Защита от дурака (-- ответов)
  37. мс памяти (5 ответов)
  38. счётчик (6 ответов)
  39. ->Почему может возбуждаться ОУ OP37 когда у него прямой и инверсный входы замкнуты на землю? (-- ответов)
  40. Floorplan Физикал Компайлер (5 ответов)
  41. No man pages in DC (2 ответов)
  42. Скорость нарастания Uвых ОУ (15 ответов)
  43. услуги по проектированию "под ключ" (7 ответов)
  44. Порты в Cadence (10 ответов)
  45. Запуск Syn0psys DC под WinXP (2 ответов)
  46. 27.5 ps/stage (что такое stage?) (2 ответов)
  47. Хотелось бы пообщаться с разработчиками микропотребляющих аналоговых БИС..... (14 ответов)
  48. Цифровые воспроизводящие устройства (0 ответов)
  49. Создание эквивалентных схем... (2 ответов)
  50. Проблемы с SmartRF Studio ! (1 )
  51. схема аналоговых преобразований (2 ответов)
  52. снова про DC : как убрать временные проверки hold|setup при симуляции? (4 ответов)
  53. как в DC (ну и вообще в флоу) описать небольшую тактовую цепь ? (2 ответов)
  54. Цепь регулировки амплитуды (8 ответов)
  55. Н*spice->V*erilog под LNX в С*adence (2 ответов)
  56. DC генерация правильных имен в verilog netlist-е (4 ответов)
  57. Проблема с аналоговым MUX. (1 )
  58. Sun Microsystems открывает под GPL свой лучший микропроцессор (8 ответов)
  59. отрицательные значения в SDF-ах (11 ответов)
  60. MMC/SD- interface (защита от падения напряжения) (4 ответов)
  61. FPGA to ASIC (15 ответов)
  62. производители АЦП (6 ответов)
  63. Extra Margin Adjustment (EMA) for ARM’s Artisan 90nm SRAM (0 ответов)
  64. Замена (0 ответов)
  65. “CMOS translinear circuits” Analog Circuit Design (5 ответов)
  66. Где сидят ваши коллеги? (28 ответов)
  67. Помогите с установкой S*n0psys (25 ответов)
  68. Этапы проектирования микросхем? (4 ответов)
  69. траблы с виндовым NC-verilog (8 ответов)
  70. Карты карно (4 ответов)
  71. Как ввести нетлист в Кейденс (8 ответов)
  72. Vhdl libs PKS (3 ответов)
  73. Нужно книги по IO-падам (13 ответов)
  74. Отечественные производители СБИС (41 ответов)
  75. Посоветуйте как сделать рекулировку сигнала. (6 ответов)
  76. Синтез datapath блоков (1 )
  77. ->Устройство плавного пуска? (-- ответов)
  78. Асинхронные процессоры (4 ответов)
  79. Что за параметр wire_load.. (6 ответов)
  80. Структура двоичного умножителя (6 ответов)
  81. Контроллер ZBT/NoBL памяти (7 ответов)
  82. ->Колебания металлической детали в магнитном поле (-- ответов)
  83. вопрос цены (8 ответов)
  84. Спекральная плотность шумового тока (9 ответов)
  85. TetraMax не сбрасывает латчи по резету (0 ответов)
  86. Eldo в Spectre (2 ответов)
  87. Разработка ICL7106 & ICL7107 (2 ответов)
  88. Разработка оптоэлектронного устройства. (20 ответов)
  89. Calibre PEX (2 ответов)
  90. Star-RCXT. Глюк или не глюк? (1 )
  91. А можно как-то оценить качество согласования элементов (8 ответов)
  92. LVS говорит непонятное предупреждение (4 ответов)
  93. ->Комутация высоковольтных аналоговых сигналов (-- ответов)
  94. Design compiler topographical mode (1 )
  95. Чем отличаются микросхемы с диапазоном до +85 от аналогичных, но до +125 ? (30 ответов)
  96. что это за параметр в нашем деле такой? (1 )
  97. Design Compiler vs Physical Compiler (8 ответов)
  98. Счетный триггер в биполяре (1 )
  99. Туториалы по DC... (4 ответов)
  100. Clock tree: slew (3 ответов)
  101. Непонятка с отношением жирности полевиков (9 ответов)
  102. Кто пробывал Yield Analysis flow for 90/65 nm? (2 ответов)
  103. Encounter 4.2. В чем проблема? (2 ответов)
  104. Стандартные Ячейки (11 ответов)
  105. SOC Encounter tutorial на русском (1 )
  106. модель UARTa (0 ответов)
  107. Разработка бандгапа - поделитесь опытом (26 ответов)
  108. Как ввести 5.5V через IOs в TSMC 0.18u (13 ответов)
  109. Synopsys Design Compiler - мелкий вопрос (6 ответов)
  110. SSO driving index (4 ответов)
  111. Микропотребляющий аналог (22 ответов)
  112. LM628 (0 ответов)
  113. Что должен знать менеджер fabless компании (9 ответов)
  114. Leon3 и GRLIB (9 ответов)
  115. Программируемая линия задержки CMOS (2 ответов)
  116. MOS как конденсатор-делимся опытом (19 ответов)
  117. SoC vs SiP vs PiP (4 ответов)
  118. Подскажите доступную двухканальную оптопару с малым током упрвления (1 )
  119. Проектирование элементов библиотек (38 ответов)
  120. программы для работы с топологией аналоговых схем (9 ответов)
  121. Разработка кристалов (4 ответов)
  122. Как охарактеризовать библиотечную ячейку? (11 ответов)
  123. Разработка микросхем в САПР Cadence, Synopsys (62 ответов)
  124. в каком пакете Virtuoso Specification-driven Environment (1 )
  125. Analog and Mixed-signal ASIC design. (9 ответов)
  126. разработка источника смещений (13 ответов)
  127. Multi Chip Package (2 ответов)
  128. PDK на 0,8 и 0,6 мкм. (4 ответов)
  129. Calibre vs Assura (13 ответов)
  130. Помогите решить проблему корректного создания netlist (1 )
  131. Моделирование в Cadence Virtuoso (4 ответов)
  132. Разводка микросхем К142ЕН5 (А-Г), КР142ЕН5 (А-Г) (2 ответов)
  133. MICROPORT AD6636 (4 ответов)
  134. Кто нибудь может достать доки из IEEE библиотели? (2 ответов)
  135. Помогите запустить моделирование зависимых источников в Vituoso (6 ответов)
  136. Тестирование кристаллов mixed signal (10 ответов)
  137. Прямой угол в канале полевика (13 ответов)
  138. Развести аналого-цифровую ИС (11 ответов)
  139. Разработка DMX 512 протокола (1 )
  140. LVS (10 ответов)
  141. Функциональный преобразователь (1 )
  142. Микросхема реализующая квадратуры(I/Q) (5 ответов)
  143. TFT vs CCD vs CMOS (25 ответов)
  144. Оптический корпус под матричный сенсор (0 ответов)
  145. Мультиплексор клоков (6 ответов)
  146. ->Opencore PciBridge нужен файл pci_user_constants.v (-- ответов)
  147. Обновлен пакет проектирования микроэлектромеханических (MEMS) устройств CoventorWare (3 ответов)
  148. Создание ИС из IP блоков. (8 ответов)
  149. можно ли SSTL2 ячейки использовать для LVCMOS25 сигналов? (7 ответов)
  150. ячейка статической синхронной памяти, потребление? (6 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.