Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Разработка цифровых, аналоговых, аналого-цифровых ИС
Форум разработчиков электроники ELECTRONIX.ru > Cистемный уровень проектирования > Разработка цифровых, аналоговых, аналого-цифровых ИС
Страницы: 1, 2, 3, 4, 5
  1. Модель паразитного pnp на подложку в npn транзисторе (2 ответов)
  2. генерация IBIS-моделей в Cadence Sigrity (T2B) (3 ответов)
  3. характеризация в liberate (8 ответов)
  4. Кто у нас в России занимается производством п/п структур А2B6 и приборов на их основе? (3 ответов)
  5. документация Synopsys Design Compiler (6 ответов)
  6. Умножитель для библиотеки SILTERRA18SG (6 ответов)
  7. Поиск библиотек для 45 и 65 нм (21 ответов)
  8. ПО для обратной разработки интегральных схем (12 ответов)
  9. Глупый вопрос про Setup and Hold (11 ответов)
  10. Выравнивание производительности FPGA и ASIC на функциях хэширования (14 ответов)
  11. [полу]авто-ClockGating в ASIC (5 ответов)
  12. реализация подхода DVFS в тулах Cadence (0 ответов)
  13. SystemVerilog [RTL] & ASIC Design Flow (15 ответов)
  14. Кремниевые заводы (180 ответов)
  15. структура CAN трансивера (7 ответов)
  16. Ищу репетитора по маршруту проектирования RTL-to-GDSII (25 ответов)
  17. Чудесное превращение ПЛИС в Asic (19 ответов)
  18. Зависимость между Silicon Revision чипа и размером Erratasheet (2 ответов)
  19. скрыть "Background IP" при передаче к 3rd party (7 ответов)
  20. Training Cadence tools (26 ответов)
  21. какой пакет нужен для поддержки Verilog-AMS? (5 ответов)
  22. CADENCE vs SYNOPSYS (4 ответов)
  23. ПРОБЛЕМЫ СИНТЕЗА ТАКТОВОГО ДЕРЕВА (11 ответов)
  24. Микросборки гальванической развязки (7 ответов)
  25. Обработка нетлиста на Си (8 ответов)
  26. Ищется Design Kit's (78 ответов)
  27. Выполнить заказ по моделированию в TCAD (2 ответов)
  28. Посоветуйте литературу по проектированию ИС (12 ответов)
  29. Вопрос по open process specification (1 )
  30. tcad начало (186 ответов)
  31. Информация по НАУТЕХ (3 ответов)
  32. Логика для блока памяти (1 )
  33. Кто унаследовал КД микросхем по 174 серии ( разработки НИИ Дельта)? (17 ответов)
  34. Как так получаются что буржуи спокойно друг у друга копируют схемы и продают их? (15 ответов)
  35. Топологические решения ЦАПа с разделяющей емкостью (3 ответов)
  36. Выравнивание металлических шин (17 ответов)
  37. Syn0psys BSD & SCAN (5 ответов)
  38. Новый симулятор от Cadence - Xcelium (0 ответов)
  39. Вопрос к асиководам по async fifo (19 ответов)
  40. Synopsys DC, characterize (7 ответов)
  41. процесс разработки ИС (4 ответов)
  42. Вопрос: отечественные средства разработки (28 ответов)
  43. Проблема с Synopsys (9 ответов)
  44. ADS сходимость IP3 смесителя (3 ответов)
  45. Моделирование и анализ подложек ИС leadframe (0 ответов)
  46. Характеризация целов для IC Complier (4 ответов)
  47. Дельта-сигма модуляторы разных порядков (2 ответов)
  48. Поворот ячеек в Cadence (5 ответов)
  49. Язык описания аппаратуры в Tanner (8 ответов)
  50. Земля для аналоговых устройств (0 ответов)
  51. Тут на Cахаре заговорили о PAL/GAL на антифузах и поняли, что никто ничего не понимает :( (8 ответов)
  52. Азы работы в Cadence IC (7 ответов)
  53. Разработка pCell для virtuoso. (skill/callback) (1 )
  54. Минимизация погрешности при расчете ВАХ в TCAD Silvaco (2 ответов)
  55. Ошибка сходимости при расчете ВАХ в TCAD Silvaco (1 )
  56. Проблемы с сеткой в Silvaco TCAD 2016 (1 )
  57. Паразитная КМОП защёлка (тиристор) (4 ответов)
  58. Странности с симулятором Cadence ADE GXL (6 ответов)
  59. Возможность реализации RF-схем на стандартном техпроцессе (15 ответов)
  60. Кто делает корпусирование для силовой электроники? (2 ответов)
  61. Корпусирование микросхемы в пластик (6 ответов)
  62. перевод проекта ПЛИС на БМК (43 ответов)
  63. дизайн кит/модели транзисторов для РЧ под ADS (2 ответов)
  64. Вопрос по SystemVerilog (2 ответов)
  65. Немного оффтоп (76 ответов)
  66. Симуляция верилог совместно со спайс-нетлистом (30 ответов)
  67. Расчет ps, pd в моделях МОП-транзисторов (13 ответов)
  68. Требуется пример с Synopsys Solvnet (0 ответов)
  69. Особенности логики (19 ответов)
  70. есть заказ/работа на изготовление RF ASIC (GNSS receiver) (15 ответов)
  71. Genus (0 ответов)
  72. Российские гражданские микроэлектронные компании (18 ответов)
  73. архитектура АЦП AD9656. (14 ответов)
  74. Помогите правильно задать constraint (23 ответов)
  75. Reading simulation data, python (4 ответов)
  76. spectre XPS (0 ответов)
  77. С АЦП идут помехи при наличии рядом WiFi (10 ответов)
  78. Создание цифровой библиотеки (4 ответов)
  79. Антенна эффект на SiGe (1 )
  80. Вопрос по T-Spice (0 ответов)
  81. Переход на TSMC28HPC (8 ответов)
  82. помощь в настройке ELDO от Mentor (6 ответов)
  83. Вопрос по TCAD (2 ответов)
  84. Использование профилей примесей из SProcess в SnMesh (0 ответов)
  85. Зарубежные полупроводниковые фабрики (4 ответов)
  86. Материал корпусов микросхем (8 ответов)
  87. Encounter Digital Implementation System (9 ответов)
  88. Digital design (4 ответов)
  89. Symbolic analysis tools (1 )
  90. Assure L and R(f) extraction (14 ответов)
  91. On chip communication system design (11 ответов)
  92. Automated analog layout (17 ответов)
  93. Power amplifiers in IC (15 ответов)
  94. Professional optimizers for IC design (6 ответов)
  95. Passive component modeling (0 ответов)
  96. Analog Distributed Processing (1 )
  97. Цены и условия на ИС проекты в Российских фаундри (21 ответов)
  98. Вопрос разработчикам. (116 ответов)
  99. Хороший тул для кастом дизайна (11 ответов)
  100. Литература по КМОП фотоматрицам (1 )
  101. Нужен совет (50 ответов)
  102. Вопрос о микро-архитектуре MIPS1 (4 ответов)
  103. проектирование padring для ASIC (8 ответов)
  104. Портирование NIOS II в ASIC (1 )
  105. Не очень дорогой софт по проектированию ИС (13 ответов)
  106. Использование слабых транзисторов в логике SC (16 ответов)
  107. Использование симуляторов от Каденс из командной строки (0 ответов)
  108. Преобразование библитек (2 ответов)
  109. XFAB 0.18um (11 ответов)
  110. использование IP Core PCIe (11 ответов)
  111. Использование разных библиотек стандартных ячеек в одном проекте (9 ответов)
  112. Проектирование асинхронных стейт-машин (33 ответов)
  113. Моделирование цифровой схемы с задержками (9 ответов)
  114. Пассивация нитридом кремния (3 ответов)
  115. Тесты для характеризации технологического процесса (5 ответов)
  116. Open-source софт для проектирования микросхем (11 ответов)
  117. Контрольно-измерительная аппаратура для тестирования аналоговых и смешанных (аналого-цифровых) узлов (13 ответов)
  118. Построение диаграммы S-параметров в Cosmosscope (2 ответов)
  119. Фотолитография (5 ответов)
  120. СБИС для чайников (2 ответов)
  121. Посоветуйте дизайн-центр (1 )
  122. Тех. процессы и фабрики (35 ответов)
  123. Техника для исследования микросхем (11 ответов)
  124. Интеграция аналоговых блоков в цифровую схему. (2 ответов)
  125. Симуляция multicycle на стадии RTL верификации (20 ответов)
  126. Выделение огромного числа объектов в Virtuoso Layout Editor (7 ответов)
  127. герметизация микросхем (0 ответов)
  128. Нужна схема К1533ЛИ1 (8 ответов)
  129. Assura RCX (12 ответов)
  130. ПОКУПКА IP CORE (13 ответов)
  131. Проектирование ASIC (26 ответов)
  132. Использовал ли кто синтезатор SCL - (10 ответов)
  133. Бесплатный/недорогой софт для дизайна микросхем (29 ответов)
  134. Синтез в DC (4 ответов)
  135. Circuits Multi Projects (4 ответов)
  136. ultra low power PLL (7 ответов)
  137. Сокращение резисторов в calibre PEX (2 ответов)
  138. Assura LVS, ignoreCell from Encounter (2 ответов)
  139. вопрос гарантии параметров ИС в корпусе (3 ответов)
  140. Первые шаги в проектировании ИС (19 ответов)
  141. Вопрос по place&route в Encounter (2 ответов)
  142. Вопрос по DFT (13 ответов)
  143. импорт нетлиста после экстракции паразитов (1 )
  144. Корпус под микросхему CDIP 16 (2 ответов)
  145. Сборка QFN-40 в России (3 ответов)
  146. Получение информации о размещении падов. (2 ответов)
  147. Leadframe для корпуса SOT23-6 (10 ответов)
  148. вопросы по SiGe (кремний-германий) (2 ответов)
  149. проверка LVS (17 ответов)
  150. Синтез в design_vision с использованием parameter (7 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.