Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38
  1. Супервизоры глобального сброса Cyclone III (7 ответов)
  2. Передача данных между частотными доменами (6 ответов)
  3. Проверка успешности реконфигурации (4 ответов)
  4. DMA+SPI (0 ответов)
  5. Проброс линии (6 ответов)
  6. ->NIOS II на SocKit не запускается корректно (-- ответов)
  7. Ищу 24-32 bit hash (4 ответов)
  8. CAM-память на ПЛИС (14 ответов)
  9. vivado 2014.1 , ILA ,ошибки (15 ответов)
  10. Хilinх: .bit (PlanAhead) vs .bit (ISЕ) (5 ответов)
  11. Burst-mode receiver на GTX Virtex 6 для PON сетей (13 ответов)
  12. HDMI hSync и vSync (3 ответов)
  13. ALTERA FFT 13.0 (0 ответов)
  14. Проблемы с коркой fft от Altera (9 ответов)
  15. Spartan 6 JTAG (12 ответов)
  16. DDR3L Cyclone V E (0 ответов)
  17. ethernet (14 ответов)
  18. Достоверная передача данных (1 )
  19. Составить схему из логический элементов + Xilinx (5 ответов)
  20. Название элемента (2 ответов)
  21. Проект для тестирования схемы питания StratixV (10 ответов)
  22. умножитель частоты (8 ответов)
  23. Заливка проекта на плату DE0. некорректная работа (14 ответов)
  24. Нестабильно работает трансивер Kintex7 (20 ответов)
  25. Проблема подключения DDR к Spartan 6 (8 ответов)
  26. Kintex7 с пониженным потреблением (5 ответов)
  27. Вывод UART через JTAG Altera Cyclone V (7 ответов)
  28. TCP offload engine (3 ответов)
  29. Управление NCO (4 ответов)
  30. выход плис к выходу другой микросхемы - КЗ? (4 ответов)
  31. Достоверность результатов TimeQuest в реальности (4 ответов)
  32. Artix-7 50T FPGA Evaluation Kit (2 ответов)
  33. Компания Xilinx выкатила обновленную линейку UltraScale+ (13 ответов)
  34. Проблемы чтения из памяти DDR2 (0 ответов)
  35. Вышел Vivado Design Suite - 2014.4 Update 1 (0 ответов)
  36. Tri-mode Ethernet MAC (5 ответов)
  37. DDR2 Cyclone V UniPHY (0 ответов)
  38. Как ГРАМОТНО обработать входной тактовый сигнал? (8 ответов)
  39. Spartan 6 Ввод тактового сигнала ПЛИС (19 ответов)
  40. Помогите разобраться с отчётом по таймингам ISE Xilinx. (0 ответов)
  41. Запись в EPCS данных с ББ (8 ответов)
  42. Помогите с констрейнами (26 ответов)
  43. Правильное использование locked у PLL (89 ответов)
  44. Где взять Altera EP2C5Q208 NIOSII SOPC FPGA Development Board DVD диски с обучающими материалами ? (0 ответов)
  45. Мультиплексирование шины данных между BRAM и DSP48 (8 ответов)
  46. Государственная регистрация исходных кодов на HDL. (7 ответов)
  47. USB3 на FPGA (17 ответов)
  48. Вопрос по FPGA (4 ответов)
  49. Что если напряжение питания банка не соответствует конфигурации (0 ответов)
  50. NAND, битовые ошибки (вероятность появления) (25 ответов)
  51. XC95144 - подключение тактирующей ноги GCK1 (2 ответов)
  52. трансивер ad_9361 + Zynq (Интерфейс LVDS) (10 ответов)
  53. данные с uPP в последовательные и наоборот (6 ответов)
  54. Подскажите по выбору разъёмов Ethernet (4 ответов)
  55. AXI/AXI-stream. Зачем и как реализовать? (2 ответов)
  56. неясности с результатами задания констрейнов (8 ответов)
  57. Xilinx PCI Express (3 ответов)
  58. Реальная скорость DDR2/DDR3 контроллера памяти у Kintex7 (-3) (3 ответов)
  59. Схема тактирования всех MCB Spartan-6 от одного тактового источника (12 ответов)
  60. Вывод сигнала на PLL_CLKOUT (2 ответов)
  61. В nios Cyclon2 не работает чтение из порта pio (4 ответов)
  62. Использование ISERDES2 (19 ответов)
  63. Pipelined MAC (7 ответов)
  64. Сгорел JTAG на Cyclone IV (43 ответов)
  65. SATA HDD (20 ответов)
  66. Опорная частота на несколько ПЛИС (6 ответов)
  67. FPGA отладочные платы из Китая (14 ответов)
  68. Проблема с SDK 14.7 (1 )
  69. USB Blaster II (12 ответов)
  70. MIG 7-series энергопотребление (26 ответов)
  71. Проблемы с реализацией CIC фильтров (27 ответов)
  72. FPGA: наложение информации на HD видео в режиме реального времени (21 ответов)
  73. Cyclone V Soc (12 ответов)
  74. Чудеса с тактовым генератором DE2-115 (4 ответов)
  75. Возможности современных ПЛИС в задаче цифровой фильтрации (17 ответов)
  76. Непонятка с коркой FFT,Altera (14 ответов)
  77. ModelSim and Fir (2 ответов)
  78. Цифровая схемотехника. Задача. (13 ответов)
  79. Как в PlanAhead создать Instatiation template? (0 ответов)
  80. Работал ли кто нибудь с USB3 IP core? (19 ответов)
  81. Какова скорость lvds Artix (5 ответов)
  82. В 7-ой серии нет ничего похожего на DLL/DCM, ну не свинство ли? (16 ответов)
  83. ddr3 и non-hard IP cyclone V (16 ответов)
  84. Может кто поделиться схемами китов XILINX на VIRTEX-2? (3 ответов)
  85. Большой мультиплексер 2х100х18 (3 ответов)
  86. Проблема с заливкой Flash Altera (1 )
  87. Программатор для Xilinx (1 )
  88. SFP модуль со встроенной FPGA? (5 ответов)
  89. Проектирование уровня MAC (Fast Ethernet) (7 ответов)
  90. Обконстрейнить асинхронный EMIF (14 ответов)
  91. SPARTAN 3 (нет прямоугольника на 100 Мгц) (4 ответов)
  92. USB-Blaster II (19 ответов)
  93. Подскажите по клокам (0 ответов)
  94. ->Обучение, уроки и консультации по работе с ПЛИС/FPGA по Skype (-- ответов)
  95. Пересечение сигналом разных клоковых доменов (34 ответов)
  96. Actel ProAsic3L 3000 сформировать внутри память (20 ответов)
  97. Передача сигнала по оптическому каналу (24 ответов)
  98. Вышла моя статья на habrahabr про PROTEQ (10 ответов)
  99. Алгоритм нормировки для ПЛИС (0 ответов)
  100. Как сделать мост I2C на Xilinx? (12 ответов)
  101. CLB timing of altera (2 ответов)
  102. неиспользуемые пины ПЛИС (14 ответов)
  103. Выбор FPGA для SDR (10 ответов)
  104. реализация многоканального приемника UART с буферизацией (18 ответов)
  105. Ошибки в синхронной схеме при нарушении времянок (4 ответов)
  106. FPGA и транзисторный ключ (4 ответов)
  107. не создается .sof файл в quartus (1 )
  108. С китом KC705 на Kintex-7 исходники драйверов идут в комплекте? (11 ответов)
  109. ISE выдает ошибку (5 ответов)
  110. Цоколёвка ПЛИС MachXO2 от Lattice (6 ответов)
  111. TMDS - LVDS (9 ответов)
  112. Выбор ADC + FPGA (10 ответов)
  113. Стыковка FPGA kintex 7 и DSP tms320c6678 с использованием SRIO gen2 (5 ответов)
  114. Передача данных PIC->MAXII по SPI (2 ответов)
  115. Может ли Спартен3Е писать в собственную конфиг-флэш? (6 ответов)
  116. Физический смысл частоты в ПЛИС (19 ответов)
  117. вопрос по выделению нескольких каналов (9 ответов)
  118. MAC уровень на ПЛИС. Насколько идея бредовая? (7 ответов)
  119. Тактирование внешнего устройства с ПЛИС (20 ответов)
  120. xilinx fifo generator (5 ответов)
  121. Нестабильная работа внешней памяти (18 ответов)
  122. клонировать XC4006 (61 ответов)
  123. AMBA AXI (28 ответов)
  124. XAUI Своп каналов[3..0] возможен ли? (6 ответов)
  125. Spartan6/Coregen/ BRAM memory (16 ответов)
  126. Передача данных по USB на Cyclone III на Cyclone III 3C120 Development Board (3 ответов)
  127. Работа с двухпортовой блочной памятью xilinx (24 ответов)
  128. Семинар по ПЛИС Акроникс на РАДЕЛ, 29-го с 11-00 (19 ответов)
  129. Вопросы дилетанта (4 ответов)
  130. Нужна помощь по Xilinx AXI4 Stream, DMA (11 ответов)
  131. Virtex-6 - перевод командой по JTAG в другой режим конфигурации (2 ответов)
  132. Проблема с загрузочным кабелем (8 ответов)
  133. Реконфигурация PLL в V-м семействе от Altera (4 ответов)
  134. Реконфигурация Cyclone IV PLL (3 ответов)
  135. Вопросы по интерфейсу Interlaken (3 ответов)
  136. Работа с MIG (1 )
  137. FIFO generator 9.1 (15 ответов)
  138. Как управлять синтезатором посредством ПЛИС (9 ответов)
  139. массив констат (9 ответов)
  140. PLL_CLKOUT на SERDES (3 ответов)
  141. IODELAY2 в Tri_mode Ethernet mac v4.6 (0 ответов)
  142. Где купить Cyclone V плату с наименьшим обвесом? (4 ответов)
  143. управление iMPACT'ом через командную строку (7 ответов)
  144. Cyclone V + Modelsim не генерируется netlist (3 ответов)
  145. Переход с 2,5В на 3.3В на плате KC705 (0 ответов)
  146. Начало работы с ПЛИС (53 ответов)
  147. hard EMI и DDR3 на cyclon v SoC (0 ответов)
  148. LVDS Receiver (2 ответов)
  149. Занимательная археология: EP1C12 и EPC4 (0 ответов)
  150. Оценка быстродействия работы ЦФ на ПЛИС (11 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.