Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38
  1. Critical path (21 ответов)
  2. Целостность конфигурации ПЛИС (49 ответов)
  3. отладочная плата de1 работа с встроенным ацп (4 ответов)
  4. Проект из ISE12.2 перенести в ISE14.6 (8 ответов)
  5. Так зачем же нужны ПЛИС (121 ответов)
  6. Борьба с TDF (22 ответов)
  7. Странности с PCIe (13 ответов)
  8. spartan6 : DONE high, crc - error. (0 ответов)
  9. Быстрое сжатие без потерь (121 ответов)
  10. IP JESD204B от Xilinx (1 )
  11. Прием DTMF в ИКМ тракте с помощью FPGA. (8 ответов)
  12. Синхронное проектирование (5 ответов)
  13. Требуется помощь Cyclone IV (20 ответов)
  14. Spartan 6 lx75t development kit (8 ответов)
  15. математика с float (15 ответов)
  16. Две логические функции на одном LUT-e в Altera Cyclone II - IV (10 ответов)
  17. помогите с (20 ответов)
  18. Altera vs Xilinx vs Actel vs Lattice (3 ответов)
  19. Программирование CPLD Xilinx. (7 ответов)
  20. Конфигурирование двух Kintex (3 ответов)
  21. Формат представления чисел (6 ответов)
  22. Вопрос новичка (11 ответов)
  23. Потоковая обработка адресных данных (6 ответов)
  24. 2 вопроса: питание и конфигурация (2 ответов)
  25. Остановка счетчика (31 ответов)
  26. Cyclone V GX и QSYS (0 ответов)
  27. Планируется визит представителей Lattice на предприятия РФ (0 ответов)
  28. Readback Spartan 3an (3 ответов)
  29. Xilinx Spartan6 использование SRL16 (6 ответов)
  30. Clock mux (11 ответов)
  31. Маломощные ПЛИСы (13 ответов)
  32. Хранение и работа с большими матрицами в ПЛИС (27 ответов)
  33. LVDS receiver (31 ответов)
  34. altera sdc (15 ответов)
  35. Новый проект на Cyclone V E - DDR2 или DDR3? (7 ответов)
  36. Aurora 64B/66B 3125x4 v.7.2 (1 )
  37. Соединить Stratix4 и Cyclone5 по GPIO с 3.0V и 3.3V (3 ответов)
  38. Cyclone V схема включения (6 ответов)
  39. Низкая частота работы (15 ответов)
  40. Синхронизация к внешнему такту (2 ответов)
  41. Cyclone V и LVDS (2 ответов)
  42. Вопросы по выбору FPGA с PCIe (14 ответов)
  43. Bemicro SDK (1 )
  44. CyclonIII Fast Active Serial Standard (4 ответов)
  45. Virtex 6. Прием данных с АЦП. Констрейны (7 ответов)
  46. Что такое еFPGА? (7 ответов)
  47. любопытство - стоимость и доставаемость (xilinx) (8 ответов)
  48. спектр DDS (4 ответов)
  49. Странности в работе FIFO (5 ответов)
  50. MAX II -> MAX V (3 ответов)
  51. Тонкость со счетчиком (2 ответов)
  52. отладки Cyclone IV с aliexpress (1 )
  53. SPI на FPGA, проблемы проектирования (1 )
  54. вопрос по fir compiler (1 )
  55. Загрузка Cyclone IV из разных областей EPCS в зависимости от положения DIP SWITCH. (11 ответов)
  56. Как повысить скорость переключения на пине в CycloneIII (12 ответов)
  57. Непонятки с конфигурацией Циклона (34 ответов)
  58. Не выполняются констрэйны (1 )
  59. подскажите FPGA для PCIe (4 ответов)
  60. Зависимость характеристик микросхемы от технологии (2 ответов)
  61. Работа с Avalon ST (10 ответов)
  62. Аналог альтеровской TSE (2 ответов)
  63. Со Спартана-3 на Спартан-6 - есть шансы, что проект влезет? (11 ответов)
  64. Отладка для ICE40 Lattice (2 ответов)
  65. Имеет ли ПЛИС Xilinx уникальный серийный номер? Как его прочитать? (5 ответов)
  66. Помогите выбрать ПЛИС (3 ответов)
  67. Когда появятся Artix-7 меньше 100? (26 ответов)
  68. Какую ПЛИС выбрать (28 ответов)
  69. линия задержки в плис (27 ответов)
  70. ацп+плис+цап (10 ответов)
  71. Spartan-3E - Чтение-запись SPI Flash через JTAG (4 ответов)
  72. Вопрос по EPM5192 и CY7C341 (2 ответов)
  73. Аппаратная избыточность в FPGA - реально что-то дает? (11 ответов)
  74. Плата FMC10x от 4DSP (0 ответов)
  75. Режим standby в Cyclone III (20 ответов)
  76. Интерпретация FFT (8 ответов)
  77. Корка 1G eth UDP / IP Stack (0 ответов)
  78. Выбор ПЛИС (8 ответов)
  79. Как сделать большой параллельный параметризируемый сумматор? (13 ответов)
  80. sgmii to copper (1 )
  81. Bit-stream Copyright (42 ответов)
  82. Почему размер файла прошивки для Sраrtаn6 все время разный? (11 ответов)
  83. вопрос по записи в maxii_ufm (2 ответов)
  84. Ethernet на ПЛИС (30 ответов)
  85. Как перебрать автоматически сотню seed в Quartus? (5 ответов)
  86. EPCS: .sof(.pof)+.elf (2 ответов)
  87. Как выбрать ПЛИС? (10 ответов)
  88. Source-Synchronous Output (6 ответов)
  89. lvds cyclone III (0 ответов)
  90. RNG в ПЛИС (3 ответов)
  91. miniSpartan6 +: FPGA комплект с выходом HDMI за $ 69 на Kickstarter (0 ответов)
  92. ISE14.3, XC7Z020, core MIG7 (6 ответов)
  93. Первое официальное сообщение о новом семействе MAX 10 (17 ответов)
  94. Построение упаковщика данных (10 ответов)
  95. Выбор CPLD (23 ответов)
  96. PCML и CML (0 ответов)
  97. Тактирование ПЛИС дифф. сигналом. (2 ответов)
  98. Генерация импульсов определенной длины (6 ответов)
  99. Тестовый проект (13 ответов)
  100. Флешь для загрузки (2 ответов)
  101. Вредные NC в RTL viewer (7 ответов)
  102. Tri-Mode Ethernet MAC 5.4, ISE14.3, XC7Z020 (1 )
  103. Работа с платой BeMicro_CV (9 ответов)
  104. 1Gb Ethernet по SGMII+Marvel 88E1111+Stratix IV development kit (11 ответов)
  105. Spartan 6 DDR3 (3 ответов)
  106. GTX 64/67 - различия между Kintex 7 и Virtex 6 (0 ответов)
  107. Аналоги ПЛИС (1 )
  108. Как наколдовать констрейны на интерфейс к NAND флеш (5 ответов)
  109. Vivado ++ DDR3 (1 )
  110. ISE 14.2, перестали добавляться драйвера корок (0 ответов)
  111. Cyclone IV blvds (5 ответов)
  112. Xilinx 10.1 схема памяти (12 ответов)
  113. Если зашить EP3C5 прошивкой для EP3C10 (4 ответов)
  114. RED PITAYA (5 ответов)
  115. ПЛИС, лёгкий старт (39 ответов)
  116. Cyclone V: прием LVPECL сигнала (2 ответов)
  117. Spartan 6 LX25 (9 ответов)
  118. Xilinx CPLD, выход с уровнем 5 Вольт (12 ответов)
  119. проблема с двунаправленной шиной (5 ответов)
  120. MAXII Parallel Flash Loader - формат данных в ПЗУ (4 ответов)
  121. Документ на HTG-FMC-SFP-OC (2 ответов)
  122. Cyclone V LVDS (5 ответов)
  123. Xilinx представил аналоговую FPGA (3 ответов)
  124. Плис Altera (7 ответов)
  125. Мультиплексирование шины и клока, Альтера, ТаймКвест (4 ответов)
  126. Cyclone II + SDRAM + LVDS (9 ответов)
  127. Cyclone IV Logic Element (8 ответов)
  128. Простой интерфейс с DDR2 (9 ответов)
  129. Реализация шифратора на ПЛИС (28 ответов)
  130. Virtex-6 aurora 64b/66b (0 ответов)
  131. проблема с Spartan-3E Starter Kit (16 ответов)
  132. Правильно ли я задаю констрейнты для конкретных АЦП и ЦАП? (1 )
  133. Proc common 3.0 problem (3 ответов)
  134. вопрос по PLL+GPS PPS+10МГц (6 ответов)
  135. Электрическая схема "обвязки" на Циклон (4 ответов)
  136. FFT256 (5 ответов)
  137. cyclone IV + DDR2 ODT не инициализируется (0 ответов)
  138. Выравнивание выходных тактовых сигналов (2 ответов)
  139. at17LV512 внутр.генератор (9 ответов)
  140. Сигналы между двумя клоковыми доменами (2 ответов)
  141. JTAG для Xilinx (15 ответов)
  142. NCO & Simulink & ПЛИС (0 ответов)
  143. Работа с отладочной платой на spartan 6 (9 ответов)
  144. ALTERA Подтягивающие резисторы на JTAG (7 ответов)
  145. новые "плисы" (9 ответов)
  146. Синхронная работа двух ПЛИС (17 ответов)
  147. Конфиг. память EPCS64 (22 ответов)
  148. Нужны serdes в малом корпусе (3 ответов)
  149. Многоразрядный накапливающий сумматор (16 ответов)
  150. Можно ли быстрые параллельные интерфейсы подключать не в один банк? (5 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.