Помощь
-
Поиск
-
Пользователи
-
Календарь
Полная версия этой страницы:
Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru
>
Программируемая логика ПЛИС (FPGA,CPLD, PLD)
>
Работаем с ПЛИС, области применения, выбор
Страницы:
1
,
2
,
3
,
4
,
5
,
6
,
7
,
8
,
9
,
10
,
11
,
12
,
13
,
14
,
15
,
16
,
17
,
18
,
19
,
20
,
21
,
22
,
23
,
24
,
25
,
26
,
27
,
28
,
29
,
30
,
31
,
32
,
33
,
34
,
35
,
36
,
37
,
38
Подключение DDR2 к Virtex 5 отладка ML510
(1 )
xapp734.zip
(10 ответов)
MAX3000 / MAX II / MAX V
(1 )
Как лучше сделать доступ к множественной маленькой RAM?
(12 ответов)
Marvell 88e1111
(18 ответов)
Avnet Spartan 3A400 kit
(3 ответов)
ALTASMI_PARALLEL и Disable dedicated Active Serial interface
(9 ответов)
Arria V GX и PCI Express
(4 ответов)
Многоканальный ШИМ
(12 ответов)
LVDS дифф. терминация входов для Virtex-7
(5 ответов)
Как проверить временные характеристики ПЛИС?
(4 ответов)
Переконфигурирование ПЛИС Arria V
(8 ответов)
Модуль Enclustra Mercury KX-1
(0 ответов)
Stratix-II + QDRII SRAM
(0 ответов)
Проверьте меня (подключение АЦП к ПЛИС)
(0 ответов)
Lattice Announces MachXO3 FPGA Family
(3 ответов)
входы выходы платы spartan6 sp605
(3 ответов)
Не синтезируется FIFO Generator
(1 )
FMC LPC connector
(1 )
Как управлять задержками на пинах?
(9 ответов)
Bluetooth
(2 ответов)
Задание временных ограничений для АЦП MAX1186
(7 ответов)
глюк в Signal Tap
(10 ответов)
IP камера на Lattice, бесплатные корки - что скажите?
(9 ответов)
Не могу подключиться к jtag_atlantic.dll из C Builder
(4 ответов)
переход с Cyclone III to Arria V
(11 ответов)
правильная работа с Flash
(12 ответов)
CPLD: Xilinx vs Lattice
(12 ответов)
Ток для pin в Cyclone 3
(0 ответов)
уровень "1" выходного напряжения EPM7064
(4 ответов)
PCIe x4, xc5vfx30t
(14 ответов)
Вопрос по использованию OFFSET
(7 ответов)
Cyclone III, PLL power decoupling
(57 ответов)
Не стабильность PLL
(7 ответов)
Memory Interface Generator ddr2 sdram
(0 ответов)
JESD204B
(18 ответов)
Xilinx EDK
(10 ответов)
выходной сигнал DCM не отображается как Clock Domain
(0 ответов)
В Quartus II v13 вернули
(2 ответов)
Загрузка двух Spartan3 из одной ПЗУ
(0 ответов)
SFP для ПЛИС
(15 ответов)
Critical Warning для Cyclone 3 и памяти DDR2
(0 ответов)
Десериализация на Kintex 7
(1 )
как определить в какой больше ресурсов в алтера или xilinx
(25 ответов)
Virtex 5: max I/O speed
(2 ответов)
USB-Blaster на DE2-115
(0 ответов)
получил предупреждения
(15 ответов)
DDR2 и HPCII + CycloneIV
(7 ответов)
Spartan 6: Нужен ли сброс GTP после перенастройки по DRP?
(0 ответов)
SRAM "block depth", ПЛИСы от Altera
(2 ответов)
ква 13.0, Cyclone V GX, DDR3 пример
(4 ответов)
fpu
(10 ответов)
Spartan3AN, IP-Core Generator и оперативная память
(18 ответов)
Коррелятор
(22 ответов)
HDL Verifier. Настройка Ethernet
(1 )
Какую DDR2 память выбрать, чтоб было 4, а лучше 8ГБ SO-DIMM
(3 ответов)
Дребезг или особенности записи в регистр
(5 ответов)
Получить файл прошивки MAXII
(16 ответов)
ПЛИС перепрошивается с флешки после перепрошивания через JTAG
(9 ответов)
VCO в спартане-6 очень чувствителен к нестабильности VCCaux?
(9 ответов)
Подключение LCD к ПЛИС
(33 ответов)
а кто-нибудь работает с actel-овскими софт-процессорами (CORTEX M1, coreMP7)?
(13 ответов)
Проблемы с генератором ПСП
(12 ответов)
Временной анализ корки DDR3
(13 ответов)
поведение ножки EP3C10
(3 ответов)
DAC на Spartan 3AN
(4 ответов)
ERC32 в Quartus
(0 ответов)
модуль энкодеров на верилоге
(8 ответов)
FFT (БПФ) - отладка в железе
(10 ответов)
AD9254 и Cyclone IV
(6 ответов)
Констрейны ввода ввывода
(9 ответов)
Как в одном клок-домейне сказать Квартусу, что де инструкция может выполняться несколько тактов?
(15 ответов)
Как развести кристалл ф. Actel
(8 ответов)
Cyclone3, DDR2 и АЦП
(11 ответов)
SoCKit как передать данные с FPGA в HPS
(4 ответов)
А можно ли в TI демоборде с Stratix-4 самому поменять прошивку?
(5 ответов)
Можно ли решить проблему
(8 ответов)
Баг альтеравской FFT корки
(5 ответов)
как подружить камеру с ПЛИС и SRAM?
(20 ответов)
Констрейны для регистрирования данных от АЦП
(14 ответов)
Новая отладочная плата SoCKit (Cyclone V + Arm9)
(8 ответов)
Altera BGA 324
(12 ответов)
Описание временных ограничений между двумя ПЛИС
(4 ответов)
можно ли обойти ошибку при синтезе в ISE
(9 ответов)
АЛУ и большая разрядность данных
(4 ответов)
проблема с программированием spartan6
(3 ответов)
не запускается DDR3 на ките КС705
(5 ответов)
Синхронизовать две DE0 борды на 450МГц
(8 ответов)
Адекватность решения на ПЛИС
(9 ответов)
Посоветуйте FPGA
(35 ответов)
CLK A/B
(6 ответов)
Chipscope неправильно захватывает данные
(6 ответов)
Intel Atom + Cyclone IV GX (EP4CGX150)
(23 ответов)
Как аппаратно победить "мерцание" компаратора?
(23 ответов)
Замена M25P40 на MX25L4006E
(1 )
выбрать плату альтеры
(1 )
Чтение SPI Flash через USB Blaster (Altera, Quartus II)
(12 ответов)
Чудеса при инициализации CycloneIII
(20 ответов)
Коллеги, куда двигаться дальше по ПЛИС?
(12 ответов)
LPT + JTAG + ПЛИС
(9 ответов)
Получил на почте Zynq Zedboard
(13 ответов)
посоветуйте FPGA плату с DDR2/DDR3
(11 ответов)
UltraScale ASIC-class Programmable Architecture от Xilinx
(2 ответов)
Реализация оцифровки аналогового сигнала на ПЛИС Spartan 3AN starter kit
(16 ответов)
декодер adpcm g.726
(0 ответов)
Непраильно работает сгенерированный FIFO
(5 ответов)
Pin-to-pin совместимость
(2 ответов)
Обработка данных на ПЛИС
(5 ответов)
Virtex5 + PCIe 4-lane размещение GTX
(2 ответов)
Не работает Altera FFT MegaCore Function v13.0
(0 ответов)
Проблемы с интерфейсом Aurora
(2 ответов)
Actel PA3 можно ли считать изнутри Factory Serial Number
(4 ответов)
Генератор синуса на FPGA Altera
(26 ответов)
Распиновка EPM570T144
(2 ответов)
Температура ПЛИС
(6 ответов)
Макрофункция lpm_ram_dq
(1 )
Spartan6 и его PLL
(13 ответов)
Spartan-6 и китайский клон загрузочного кабеля
(24 ответов)
FIR фильтр на VHDL с помощью fdatool
(26 ответов)
CycloneV LVDS clock
(2 ответов)
Лаборатория в домашних условиях
(12 ответов)
Быстродействие корки FFT
(0 ответов)
Не получается реализовать КИХ фильтр на VHDL
(11 ответов)
формирование внутренней частоты в ПЛИС
(5 ответов)
Подключение IP камеры к ПЛИС
(9 ответов)
Проблемы с LVDS приемником.
(13 ответов)
Cortex-M3 + Altera (StratixIV, ...)
(18 ответов)
Помогите разобраться с пинами FPGA
(14 ответов)
Cyclone V GX, конфигурирование
(27 ответов)
максимальная частота проекта
(6 ответов)
LVDS + Output Registers
(16 ответов)
Модуль АЦП-ЦАП
(4 ответов)
Можно ли прочитать пошивку из плис
(6 ответов)
Какие бывают тестовые задания?
(31 ответов)
Конфигурирование EPF10K с EPC2
(6 ответов)
Как понизить напряжение сигнала на выходе ПЛИС
(1 )
Обучение. Задачи Помогите!
(1 )
Фильтры по питанию cyclone IV
(26 ответов)
Насколько устарел
(3 ответов)
Cyclone V, DDR3 и левые пины
(1 )
Cyclone V: PCIe x4 + XAUI
(0 ответов)
Как сделать в МАХ II синхронную память?
(31 ответов)
DSP48E1
(0 ответов)
Субнаносекундный измеритель временных интервалов на ПЛИС
(24 ответов)
DDR3 DRAM: вступая на дорогу
(10 ответов)
FPGA + SODIMM DDR2
(14 ответов)
IMPACT определяет много неизвестных устройств
(9 ответов)
Вопрос по DCM у Spartan-3
(1 )
MAX 1111
(1 )
попытка создания спектроанализатора
(36 ответов)
Для просмотра полной версии этой страницы, пожалуйста,
пройдите по ссылке
.
Invision Power Board © 2001-2025
Invision Power Services, Inc.