Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38
  1. Замена Spartan2E. (8 ответов)
  2. System monitor Virtex-6 (1 )
  3. "alias" дает ошибку. (3 ответов)
  4. Каскадирование JTAG (5 ответов)
  5. ПЛИС с технологией большого количества вентилей (4 ответов)
  6. Асинхронный резет для нескольких таковых доменов (5 ответов)
  7. Возможная метастабильность (4 ответов)
  8. Xilinx MIG 1.7 RLDRAM большая задержка (4 ответов)
  9. Инверсия сигнала (12 ответов)
  10. Тактирование BUFIO2 (0 ответов)
  11. Разводка пина nCE0 как IO в Cyclon3 (2 ответов)
  12. Подключение refclk (100 MHz) к Hard PCIe core (Altera) (13 ответов)
  13. Подключение High Speed ADC к Virtex-6 (4 ответов)
  14. Вопрос о Тактовом Сигнале (7 ответов)
  15. XC3S250E-4PQ208C (37 ответов)
  16. Выход за пределы памяти quartus_map.exe (4 ответов)
  17. Замена Spartan-3 и Platform Flash (2 ответов)
  18. Эксперимент по CDC (9 ответов)
  19. Проблема с компиляцией и отладкой (1 )
  20. Remote Update для Cyclone 3 (4 ответов)
  21. Контроль температуры ядра ПЛИС Cyclone IV. (3 ответов)
  22. Altera Cyclone IV - конфигурация без POR (4 ответов)
  23. Программатор для Xilinx (30 ответов)
  24. Повышаем скорость работы с inout шиной (10 ответов)
  25. Различия ip-ядер для разных микросхем одного семейства (0 ответов)
  26. LVDS to Spartan6 (4 ответов)
  27. Подскажите про AT40K05 (Atmel) (6 ответов)
  28. Подключение корки RocketIO GTX к проекту? (4 ответов)
  29. Один GTX в QUAD Virtex-6 не получает клок - кристалл бракованный? (0 ответов)
  30. NAND Flash (14 ответов)
  31. Почему Pullup в ucf может не работать? (4 ответов)
  32. Помогите напйти неисправность (3 ответов)
  33. Проблемы с DDR (30 ответов)
  34. Некратная децимация, реализация FIR Compiler'ом (4 ответов)
  35. Altera ASMI_PARALLEL megafunction (4 ответов)
  36. Синхронный ресет (13 ответов)
  37. Приемопередатчики Altera (3 ответов)
  38. Xilinx DDR прием (1 )
  39. Реализация Ethernet на Spartan 3 (17 ответов)
  40. Не могу выбрать файл в Nios II Flash Programmer (11 ответов)
  41. Spartan-6 i/o delay (2 ответов)
  42. Пример частотного детектора (3 ответов)
  43. Попытка подключить модуль PPL (3 ответов)
  44. UniPhy DDR3 Controller на Stratix IV (8 ответов)
  45. Ищу любые вычислительные проекты для FPGA (50 ответов)
  46. XC3S250E XILINX Spartan-3E FPGA Development Board + 10 Accessory Modules (0 ответов)
  47. KP1533 на Altera MAX3000a (4 ответов)
  48. Spartan 6 и его внутреннее ФИФО (не дружат) ((( (8 ответов)
  49. АЦП с LVDS и Cyclone3 (14 ответов)
  50. выбор FPGA (9 ответов)
  51. ПЛИС и SDRAM (11 ответов)
  52. dedicated pll out (6 ответов)
  53. Вопрос по constraints Xilinx (4 ответов)
  54. Проблемы при программировании STRATIX III SE110 по JTAG (2 ответов)
  55. помогите с SDI (3 ответов)
  56. Altera USB Blaster + STAPL от Xilinx (1 )
  57. программа для прошивки (2 ответов)
  58. SD-карта работает наполовину (10 ответов)
  59. Мультизагрузочная Альтера (5 ответов)
  60. Глючит ПЛИС (6 ответов)
  61. Помогите описать схему на Verilog (5 ответов)
  62. x-fest (15 ответов)
  63. каскад FIR-фильтров (6 ответов)
  64. Подключение внешней памяти. (2 ответов)
  65. PROTEQ - протокол обмена для Virtex 6 (13 ответов)
  66. Циклический регистр. (8 ответов)
  67. Вопрос по MIGу Xilinx (4 ответов)
  68. LTC2209 (LTC2208) (0 ответов)
  69. Запуск симуляции modelsim (7 ответов)
  70. Вопросы по использованию MIG для работы с DDR (4 ответов)
  71. GFSK реализация на Virtex-6 (15 ответов)
  72. Обучалка ПЛИС (16 ответов)
  73. Короткое замыкание в Xilinx XC95288 (8 ответов)
  74. Неконтролируемые вызовы обработчика прерывания (1 )
  75. переключение тактовых на PLL сыклон 3 (17 ответов)
  76. Virtex-4 и флэш серии XC1700 (0 ответов)
  77. Встроенные умножители Xilinx (2 ответов)
  78. ALTGX в режиме GIGE (2 ответов)
  79. Ошибка при синтезе из ActiveHDL. (10 ответов)
  80. В Quartus как задать значение частоты для Clock? (3 ответов)
  81. ARRIA GX и DAC1408 (2 ответов)
  82. Процессор<-->ПЛИС. Асинхронный интерфейс (20 ответов)
  83. Аltera Fir compiler (3 ответов)
  84. Последовательность JTAG для Xilinx (3 ответов)
  85. Диагностирование причин ошибок (9 ответов)
  86. JPEG кодек, с чего начать? (27 ответов)
  87. Xilinx. Прошивка загрузочной flash. (8 ответов)
  88. Подскажите плату АЦП с каким-нибудь Стратиксом (0 ответов)
  89. Вопрос по описанию констрейна. (10 ответов)
  90. HDL модель видеодекодера (1 )
  91. In-system memory content editor красный (0 ответов)
  92. Время записи nand flash (7 ответов)
  93. Переход clock domain (1 )
  94. Latchup Free FPGA (2 ответов)
  95. Замена EPCS128 для Altera (1 )
  96. Актел с закладками (74 ответов)
  97. Altera USB-JTAG как использовать (3 ответов)
  98. Выбор developer kit для начинающих (7 ответов)
  99. Неудобная задача (33 ответов)
  100. Обработка изображения с камер, выбор платформы (2 ответов)
  101. Методика проектирования существующего инструментария (7 ответов)
  102. FPGA + PCIe ethernet сниффер (11 ответов)
  103. SPI FLASH фирмы ST для конфигурирования Xilinx FPGA (22 ответов)
  104. прошивка XILINX SPARTAN XCS20 (11 ответов)
  105. Описание DE3 (7 ответов)
  106. DDS (17 ответов)
  107. xc6slx150fgg484 не видит тактовой частоты (10 ответов)
  108. Помогите подобрать отладочную плату под Stratix (26 ответов)
  109. Не зря в DCM Spartan 3 есть сигналы RST и Locked (0 ответов)
  110. Проблемы при работе схемы по одинаковому запускающему и защелкивающему фронту (16 ответов)
  111. CRC32. Может ли быть в этом проблема? (5 ответов)
  112. Какой размер у hex файла прошивки и как его генерить? (19 ответов)
  113. Тактирование MAX II (7 ответов)
  114. MAX V и VCCINT (2 ответов)
  115. синтез partition-проекта в PlanAhead (1 )
  116. constraint maxdelay N/A (2 ответов)
  117. fft корка от альтеры (2 ответов)
  118. Констрейны клоков с низким активным уровнем (0 ответов)
  119. Быстродействие корки перемножителей в Cyclone 3 (8 ответов)
  120. Как сказать синтезатору чтобы он не выкидывал регистры конвейера (7 ответов)
  121. FPGA configuration mode, virtex-6 (12 ответов)
  122. Замена ML605 -> KC705 у Xilinx (2 ответов)
  123. Оцифровка 40 MSPS 2 канала, затем - алгоритм Герцеля (12 ответов)
  124. SPI подобный интерфейс (13 ответов)
  125. Передача данных с Marvell'a в режиме GMII (5 ответов)
  126. Моделирование MicroBlaze в ISim'e (0 ответов)
  127. вопрос по ПЛИС компании Actel (0 ответов)
  128. max частота тактирования spartan 3 (6 ответов)
  129. Прием данных с Marvell'a в режиме GMII (12 ответов)
  130. Cyclone 2 и SDHC карта (5 ответов)
  131. Virtex 4FX (c PPC) сам себя загружает partial reconfiguration (4 ответов)
  132. Можно ли подключить низковольтную 1,55В DDR2 память к Cyclone IV? (11 ответов)
  133. Cyclone-V KIT (30 ответов)
  134. milkymist SoC (5 ответов)
  135. чайницкий вопрос про счетчик (6 ответов)
  136. Десериализация видеопотока (LVDS) в FPGA (1 )
  137. Как добавить... (2 ответов)
  138. Spartan6. подключение Vref (4 ответов)
  139. КЗ на цепях питания FPGA (22 ответов)
  140. Непонятные глюки в проекте (25 ответов)
  141. PLI при синтезе (0 ответов)
  142. Spartan6 не дает развести DCM (10 ответов)
  143. frame buffer + TFT (2 ответов)
  144. считать прошивку fpga (4 ответов)
  145. Ошибки при симуляции (1 )
  146. последовательный интерфейс (32 ответов)
  147. Xilinx, синтез DDR3 (2 ответов)
  148. Переполнение кристала или неверная компановка проекта? (15 ответов)
  149. Процедура Ченя на ПЛИС (43 ответов)
  150. ПЛИС MAX II (6 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.