Помощь
-
Поиск
-
Пользователи
-
Календарь
Полная версия этой страницы:
Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru
>
Программируемая логика ПЛИС (FPGA,CPLD, PLD)
>
Работаем с ПЛИС, области применения, выбор
Страницы:
1
,
2
,
3
,
4
,
5
,
6
,
7
,
8
,
9
,
10
,
11
,
12
,
13
,
14
,
15
,
16
,
17
,
18
,
19
,
20
,
21
,
22
,
23
,
24
,
25
,
26
,
27
,
28
,
29
,
30
,
31
,
32
,
33
,
34
,
35
,
36
,
37
,
38
Нужна помощь с алгоритмом DCT
(3 ответов)
Quartus II, FIR compiler, multicycle variable FIR filter.
(0 ответов)
Подключение гигабитного порта к ПЛИС
(36 ответов)
выбор программатора для плис альтеры
(12 ответов)
Быстродействое логических элементов.
(3 ответов)
Virtex-6, ML605, SGMII not work
(10 ответов)
actel proasic3 запрограммировать
(2 ответов)
Spartan 3e DCM_SP не работает в железе
(2 ответов)
Схема USB-Blaster RUS
(11 ответов)
внутреннее тестирование FPGA
(30 ответов)
Не симулируется altdq
(7 ответов)
MAX II как мультиплексор тактовых сигналов
(13 ответов)
Питание PLL в Actel A3P600L
(5 ответов)
Где найти прошивку для управления 2х строчным дисплеем?
(5 ответов)
Свич на ПЛИС
(17 ответов)
Как убрать из анализа путь?
(3 ответов)
Вроде простой констрейн
(15 ответов)
Как переопределить системный define в проекте Xilinx SDK?
(2 ответов)
->
Ethernet 1Gbit
(-- ответов)
Altera, Cyclone4, внутренняя память. Как получить доступ к битам паритета.
(4 ответов)
цифровое питание PLL в Cyclone III
(4 ответов)
Как убрать постоянную составляющую?
(14 ответов)
сеть 20Мбод на CPLD
(3 ответов)
Xilinx clock definition
(13 ответов)
Warnings от ISE
(5 ответов)
Spartan6 и PLATFORM FLASH XL вопросы совместимости
(8 ответов)
FPGA/kit
(23 ответов)
Где можно купить Xilinx Kintex-7 FPGA KC705 Evaluation Kit?
(9 ответов)
Использование RAM в качестве ПЗУ внутри ПЛИС
(10 ответов)
Spartan 3 как USB endpoint
(9 ответов)
Нужна помощь. Обработка группы кнопок с применение процедур
(21 ответов)
Операция "И" над вектором и битовой переменной
(7 ответов)
Xilinx Starter kit
(10 ответов)
Cyclone_V защита прошивки
(0 ответов)
Загрузка Spartan 3 с помощью микроконтроллера
(14 ответов)
CycloneIV + Marvell 88e1111
(9 ответов)
Многопроцессорная система с сопряжением через ПЛИС
(19 ответов)
Ошибки чтения ОЗУ Cyclone-3
(6 ответов)
Бюджетный devboard для Циклона
(6 ответов)
Помогите разобраться с организацией видеоускорителя на ПЛИС
(21 ответов)
Лишние VCCO у Kintex-7
(0 ответов)
ЗАГРУЗКА ПРОГРАММЫ В XILINX SPARTAN 2
(5 ответов)
использование каскадирования регистров для Cyclone2
(0 ответов)
Cyclone IV E, UBGA256, DDR2 x32 - нужно ли продключать VREF_DDR2 в банках, которые только output
(0 ответов)
Проблема с Max3000
(17 ответов)
Проблема с Quartus Web Edition
(3 ответов)
Плис + I7
(27 ответов)
Подключение Prom ХС18 к Spartan2e - помогите
(2 ответов)
Altera DDR2 controller
(2 ответов)
быстродействие схемы на плис
(1 )
изучение ПЛИС
(3 ответов)
Virtex 4 SX55
(1 )
Не симулируется в ModelSim
(3 ответов)
помогите разобраться с внутренней памятью ПЛИС
(6 ответов)
Altera Cyclone III: проблема совместимости LVDS и CMOS в одном IO банке
(2 ответов)
проблема с RAM в ModelSim
(16 ответов)
vga контроллер на плис
(3 ответов)
Времянка для MCB Spartan6
(3 ответов)
Cyclone III и JTAG
(5 ответов)
Конфигурирование ПЛИС посредством МК
(1 )
Altera MAX5 прошивка с МК
(6 ответов)
Вопрос по контроллеру DDR(MIG Xilinx)
(0 ответов)
Подскажите по ручному перетаскиванию ячеек
(1 )
Можно ли прошить через JTAG микросхему с прошитым sequrity key?
(0 ответов)
ПЛИС с оптическими трансиверами от Altera
(3 ответов)
Внутренний самоконтроль в Cyclone III
(0 ответов)
Проблемы с JTAG у Cyclone III (C40F484)
(7 ответов)
Запись байта в DDR3
(6 ответов)
Есть много EPM3032A от Алтеры.
(12 ответов)
FPGA + NOSQL
(8 ответов)
Где бы взять корку для работы с флеш-памятью
(1 )
? по констрейнам для reset'ов приемопередатчиков GXB Altera
(8 ответов)
ALtera altlvds receiver EP3C25
(3 ответов)
AXI4 от Xilinx
(5 ответов)
проблема с DDR3 local_ready(StratixIV)
(13 ответов)
Реализация 1-wire
(6 ответов)
Кит DK-MAXII-1270N
(17 ответов)
связь MAXII(3.3v) & AVR(5v)
(17 ответов)
Вопрос по XC95288
(24 ответов)
Смена семейства Spartan
(4 ответов)
SDI MegaCore Function
(16 ответов)
Порядок следования отсчетов в ядре БПФ
(2 ответов)
Altera 1.8V I/O стандарт и SDR SDRAM на 1.8V
(5 ответов)
Многоразрядный таймер
(3 ответов)
Меандр на SP601
(3 ответов)
Загрузка Virtex-4FX
(15 ответов)
Нужна документация
(0 ответов)
Может ли FPGA частично "зависнуть" ?
(33 ответов)
В России начат серийный выпуск ПЛИС
(99 ответов)
Чертеж корпуса
(0 ответов)
прошивка CPLD
(13 ответов)
Megawizard DDR
(0 ответов)
Вопрос по SignalTape
(12 ответов)
Констрейны для контроллера SDR SDRAM на Altera EP2C8Q208
(16 ответов)
Очень нужен USB blaster в Москве
(0 ответов)
SDRAM DDR DDRII DDR3 в ПЛИС
(7 ответов)
SSD (Trim)
(0 ответов)
Дешёвые Virtex6 из Китая
(11 ответов)
Реализация LVDS при питании 3.3V
(6 ответов)
Питание MAX V
(1 )
Cyclone-IV поставить на одну плату EP4C55/75
(13 ответов)
как сделать открытый коллектор в Цыклоне?
(4 ответов)
Signal cannot be synthesized, bad synchronous description.
(15 ответов)
Virtex 6 GTX - 64/67 - Clock Correction
(1 )
Варнинги в Quartus II
(16 ответов)
Dual-port & Two-porm RAM
(14 ответов)
Можно ли победить Timing Errors
(52 ответов)
Подключение Ethernet PHY к NIOS II
(0 ответов)
Сравнение математики altrera vs xilinx
(26 ответов)
Чтение данных BRAM на spartan 6
(5 ответов)
Целительный ChipScope
(6 ответов)
Чтение из byte_enabled_ram (Altera)
(6 ответов)
Связать FPGA и монитор TFT
(20 ответов)
Управляемая задержка тактового сигнала
(12 ответов)
Констрейны на глобальные сигналы: как правильно?
(38 ответов)
altera и xilinx
(60 ответов)
Генератор тактовых импульсов на SP601
(5 ответов)
Wishbone i2c master, не могу прочитать данные.
(7 ответов)
flash+flash для прошивки Spartan6
(2 ответов)
Spartan-6 и АЦП 210MSPS.
(5 ответов)
корка PCIe. Ошибка фиттера
(8 ответов)
Не попадались ли кому Development Kit'ы для Kintex-7 или Artix-7?
(13 ответов)
Непоятность в работе Spartan3e
(11 ответов)
Первый проект EPF10k
(17 ответов)
Cyclone IV GX b PCI-express
(7 ответов)
SP601 и FMC150
(7 ответов)
Защита прошивки ПЛИС
(10 ответов)
Подскажите мегу для подключения SSRAM
(3 ответов)
Плавающая ошибка.
(5 ответов)
Stratix V
(32 ответов)
Помогите полному чайнику с выбором мс
(6 ответов)
Размер буфера для Ethernet
(16 ответов)
Загрузка ПЛИС
(10 ответов)
Как поменять кодировку в ModelSim?
(2 ответов)
Сгорел Spartan 6
(14 ответов)
DDR2 HPC2
(2 ответов)
Deframer IDR/IBS
(0 ответов)
Помогите разобраться с ПЛИСиной (RTSX-SU)
(3 ответов)
Терпимость портов 2-го циклона
(5 ответов)
HDMI
(4 ответов)
Выбор FPGA-чипа
(17 ответов)
Как получить файл pof для заливки?
(10 ответов)
Борьба с времянками
(19 ответов)
Стартовый набор, для работы с ПЛИС.
(13 ответов)
Вопрос по подключению
(2 ответов)
Unique S/N для проекта FPGA
(11 ответов)
Символьный дисплей на отладке Cyclone III
(3 ответов)
DDR3 и Kintex-7
(3 ответов)
Метастабильность Altera
(7 ответов)
Introducing Altera's ARM-Based SoC FPGAs
(24 ответов)
Для просмотра полной версии этой страницы, пожалуйста,
пройдите по ссылке
.
Invision Power Board © 2001-2025
Invision Power Services, Inc.