Помощь
-
Поиск
-
Пользователи
-
Календарь
Полная версия этой страницы:
Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru
>
Программируемая логика ПЛИС (FPGA,CPLD, PLD)
>
Работаем с ПЛИС, области применения, выбор
Страницы:
1
,
2
,
3
,
4
,
5
,
6
,
7
,
8
,
9
,
10
,
11
,
12
,
13
,
14
,
15
,
16
,
17
,
18
,
19
,
20
,
21
,
22
,
23
,
24
,
25
,
26
,
27
,
28
,
29
,
30
,
31
,
32
,
33
,
34
,
35
,
36
,
37
,
38
Stratix IV GT,11.3-Gbps Transceivers
(25 ответов)
Как грамотно протащить MII через Spartan 6 ?
(2 ответов)
Помогите выбрать отладочную плату.
(7 ответов)
->
Нужен TEMAC
(-- ответов)
Выводы CSI и RDWR в Spartan-6
(0 ответов)
Spartan-6 дифф. пары
(4 ответов)
На сколько потребление снизится
(5 ответов)
Размещение массива в M9K
(11 ответов)
Проблемы с Altera PCI mt32
(0 ответов)
Ускоритель игрового ИИ
(2 ответов)
Разделение логики на два чипа
(15 ответов)
ethernet без внешего PHY?
(10 ответов)
Altera: manual routing
(13 ответов)
Восстановление данных
(36 ответов)
Умножение в Quartus
(1 )
Асинхронный ресет Atmel ATF280
(4 ответов)
Назначение пинов диф паре.
(8 ответов)
передача данных по оптоволокну
(20 ответов)
Глюки при симуляции в Quartus
(23 ответов)
Использование IO pins CycloneIV
(5 ответов)
->
Беспроводная связь (Wi-Fi)
(-- ответов)
Выбор материнской платы для тестирования обмена между ПЛИС по PCIe
(0 ответов)
Большие проекты, как отлаживать?
(14 ответов)
Ограничить оптимизацию
(2 ответов)
Конфигурация ml507 PHY Marvell 8e1111 для MII
(11 ответов)
Посоветуйте как лучше организовать шину?
(12 ответов)
Синхронность нескольких тактовых выходов одной PLL в Cyclone (IV)
(1 )
Проблема с пинами в Q_11.1
(1 )
Контроллер Ethernet
(14 ответов)
Строение Look Up Table
(8 ответов)
Останавливается кулер на отладочной плате
(4 ответов)
Вопрос по загрузочному кабелю Digilent JTAG HS1
(16 ответов)
2 независимых канала Serial RapidIO на Spartan-6
(2 ответов)
Скидки до 50% на средства проектирования, отладочные платы и мегафункции (IP-Cores) Altera
(0 ответов)
Xilinx core generator (fifo generator V5.3) и ActiveHDL8.2
(9 ответов)
LVDS выход в Xilinx
(9 ответов)
SP601 UDP Ethernet
(3 ответов)
ISE: отладочные провода через весь проект
(7 ответов)
Сколько нужно лог. элементов для ПРЦ
(6 ответов)
Выбор между Virtex-4 LX25 и Spartan-6 LX75
(6 ответов)
Ядро SD card device
(3 ответов)
SFL ASMI access on device 1 is not granted
(7 ответов)
MAX3000 -> MAX II
(9 ответов)
что лучше TQFP или BGA при минусовой температуре?
(11 ответов)
Миграция EP3C16->EP3C25
(30 ответов)
добавление текста в видеоряд
(5 ответов)
Как согласовать 5и вольтовый опорник с 3х вольтовой ПЛИС
(6 ответов)
Работа с GTX приемопередатчиками
(3 ответов)
GTP Spartan6
(24 ответов)
Работа с несколькими источниками сигнала для одного компанента
(11 ответов)
Проблемы при конфигурировании Cyclone III
(2 ответов)
Тайминги с минимальным циклом для интерфейса к Async SRAM ?
(11 ответов)
Динамическое изменение параметров IOB (slew rate, ODT итп)
(1 )
Тактовые выводы для интерфейсов
(3 ответов)
проблема с заливкой CPLD
(11 ответов)
MAX II + PLL
(2 ответов)
Cyclone IV GX, микруха памяти
(3 ответов)
MAX II
(4 ответов)
Странности со STate Machine
(18 ответов)
ep1c3 jtag
(10 ответов)
Xilinx SRL (на базе LUT) - глюки инициализации
(0 ответов)
Развел плату на CycloneIII теперь не могу сконфигурировать
(15 ответов)
Как переписать/написать Constraints файл
(10 ответов)
Critical Warning: Timing requirements were not met.
(4 ответов)
В схеме нет выходного сигнала
(4 ответов)
Нестандартное использование конфигурационной PROM
(6 ответов)
MAX II
(4 ответов)
SO-DIMM DDR2 и терминирующие резисторы
(6 ответов)
Помогите разобраться с написанием констрейнов
(4 ответов)
MAX_V + JTAG
(2 ответов)
Проблема с питанием Spartan-3E
(1 )
Небольшой вопрос по TimeQuest
(2 ответов)
Использование UFM в MAX II
(0 ответов)
XCS20-VQ100 чем заменить
(3 ответов)
CycloneIV GX, PLL
(15 ответов)
нужна симуляционная модель для FLASH Samsung K9K8G08.... или подобная
(5 ответов)
Мультиплексор со сложной организацией
(6 ответов)
Запись скоростного потока данных с ПЛИС
(35 ответов)
Выбор отладочной платы
(7 ответов)
Cyclone IV, стандарты IO
(18 ответов)
Преобразователь уровней на ПЛИС
(12 ответов)
Работа с EDID/DDC на ПЛИС
(2 ответов)
Аппаратные кодеки
(14 ответов)
странное поведение Byteblaser
(4 ответов)
Cтыковка EEPROM AT24C512B с Virtex-5
(5 ответов)
Проблемы в работе DCM в ПЛИС Xilinx
(2 ответов)
Эффект "защелкивания" выхода в третьем состоянии EPM7032A
(18 ответов)
проблемы с FSM
(4 ответов)
SignalTap и тайминги
(4 ответов)
Работа с ПЛИС
(66 ответов)
Как ClkIn с обычного пина передать на GBUF
(10 ответов)
Использование SDRAM в FPGA проектах Altium Designer
(2 ответов)
Разработка синхронных схем на ПЛИС.
(1 )
SD-SDI ip-ядро. Кто пользовался?
(22 ответов)
Помогите с делителем частоты
(19 ответов)
Cyclone III + USB
(14 ответов)
Сдвиг фазы такта в Virtex4
(18 ответов)
CycloneIII, IO стандарты, SDRAM
(25 ответов)
Емкостная нагрузка на выводе XC9536XL
(9 ответов)
Вопрос по ПЛИС+видеоадаптер
(2 ответов)
Нужны ли доп. констрейны
(1 )
OMAP-L138+Spartan6+FLASH+FLASH
(6 ответов)
Проблема синхронизации
(4 ответов)
Борьба с hold timing violation
(0 ответов)
Подключить к Cyclone IV EP4CGX15BF14C память DDRII 32Mx16
(0 ответов)
Вопрос по TSE IP блоку от Altera
(0 ответов)
? по альтеровскому блоку Triple Speed Ethernet
(6 ответов)
Altera Cyclone II - можно ли использовать только PLL2
(1 )
Сброс ПЛИС по нажатию кнопки
(4 ответов)
Сбоит проект
(10 ответов)
EPM3032A вместо EPM7032AE
(6 ответов)
Проект падает при смене частоты в процессе работы
(4 ответов)
"Бракованные" Xilinx
(8 ответов)
Время конфигурирования CycloneIV
(5 ответов)
Завал сигнала DDS
(7 ответов)
Как можно оптимизировать код?
(34 ответов)
Разводка ПП для Cyclone II BGA-484 в 4-х слоях
(12 ответов)
Трансмиттер ALTGX выдаёт константу
(29 ответов)
Длиннющая цепочка JTAG и неизвестный формат данных
(12 ответов)
Spartan 2 объединение блочной и распределенной памяти
(7 ответов)
I2C шина, прошивка ПЛИС
(7 ответов)
Плис не стирается
(20 ответов)
не могу прошить epm128
(8 ответов)
Глюк
(0 ответов)
? по тактированию приемопередатчиков Альтеры
(2 ответов)
Memory of segment
(0 ответов)
зависимости между VCC AUX VCCO
(7 ответов)
FPGA/CPLD Beginning (1st project)
(2 ответов)
iMPACT не видит USB
(3 ответов)
Разница между 6 пиновым и 14 пиновым JTAG
(1 )
Методы повышения производительности фиттера
(16 ответов)
АЦП на cyclone III starter kit
(3 ответов)
Конфигурирование Cyclone IV
(11 ответов)
Spartan-6 и Synplify 2010
(0 ответов)
Обмен данными с компьютером
(97 ответов)
CPLD MAX V or MAX II
(7 ответов)
Два DCM yf Spartan 3e
(3 ответов)
Отключение глоабльных сигналов в Quartus
(2 ответов)
Общая нагрузочная способность Xilinx Spartan3E
(2 ответов)
Вопрос об особенностях архитектуры MAX-II
(19 ответов)
IP-core ifft
(15 ответов)
Подскажите по организации обмена по LVDS через трансформатор
(7 ответов)
JTAG chain - ALTERA + Xilinx
(7 ответов)
энергопотребление FPGA
(10 ответов)
Не прошивается XC95288
(7 ответов)
USB Blaster rev.C от ALTERA
(13 ответов)
PLB шина Xilinx
(4 ответов)
SRD SDRAM на контроллере altera
(9 ответов)
FMC spec
(2 ответов)
Xilinx Document Navigator
(10 ответов)
Для просмотра полной версии этой страницы, пожалуйста,
пройдите по ссылке
.
Invision Power Board © 2001-2025
Invision Power Services, Inc.