Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38
  1. Constraints входных сигналов в Vivado (13 ответов)
  2. FPGA с поддержкой GTL (1 )
  3. АНТИДРЕБЕЗГ (VHDL) (11 ответов)
  4. Aurora 64b/66b Xilinx KC705 (8 ответов)
  5. PLDA PCI CORE (2 ответов)
  6. Parralel to differential: моделирование потока данных с АЦП (7 ответов)
  7. Вопрос по DDR (0 ответов)
  8. Реконфигурация трансивера (16 ответов)
  9. IBERT отвязка от Vivado (5 ответов)
  10. VREF pins (4 ответов)
  11. Как правильно писать в регистр (12 ответов)
  12. управление 88e1111 по mdio (3 ответов)
  13. ограничение в DSP48 (1 )
  14. Выбор ПЛИСа (8 ответов)
  15. SFP и Альтера (6 ответов)
  16. Можно ли не подавать напряжение питания на один банк? (10 ответов)
  17. Поделитесь простой и понятной схемой подключения Cyclone V и/или MAX 10 (12 ответов)
  18. ->Микроконтроллерный кор для FPGA. (-- ответов)
  19. xilinx,vivado,изменение параметров ip (8 ответов)
  20. Как портировать проект 4Lut -> 6Lut (1 )
  21. Реализация функции вычисления sin(x) или cos(x) на Spartan-6 (6 ответов)
  22. Spartan 7 vs. Cyclone 10 LP (47 ответов)
  23. Cyclone V, hard controller DDR3 vs. LPDDR2 (0 ответов)
  24. Разумная глубина контроля коректности кода. Сформулируем критерии. (6 ответов)
  25. USB blaster в какой-то момент перестал правильно определяться (2 ответов)
  26. Сигнал FPGA INIT_B (Spartan 3) (29 ответов)
  27. К5576ХС1Т2 и ХС4Т1 - воронежские ПЛИС в пластике (15 ответов)
  28. Помогите завести ml507 (3 ответов)
  29. Вопрос по IP Core FFT (9 ответов)
  30. ALTLVDS_RX (8 ответов)
  31. Intel/Altera product discontinuance notification (3 ответов)
  32. TMS, TDO и TDI в 2.5В, может ли быть в этом причина не запуска Cyclone 5? (9 ответов)
  33. Можно ли подавать LVDS сигналы на банк 1.5V мс Altera Arria V? (0 ответов)
  34. Pull-Up резисторы в Cyclone ||| (6 ответов)
  35. Как считать прошивку FPGA& (17 ответов)
  36. Как ПЛИС принять DVI сигнал. (15 ответов)
  37. ALTPLL_RECONFIG (1 )
  38. fpga xilinx с защитой от копирования (22 ответов)
  39. Как сделать быстрый Priority encoder (13 ответов)
  40. Power-on-Reset в микросхеме конфигурации (8 ответов)
  41. Cyclone V clock mux (15 ответов)
  42. IPcore NCO Altera (9 ответов)
  43. Как описать QDR прием ? (7 ответов)
  44. Заменяем EPCS на M25P (20 ответов)
  45. Инициализация SDRAM. (6 ответов)
  46. Synchronized reset и разные тактовые (36 ответов)
  47. Altera Blaster на FX2, его уже разломали? (3 ответов)
  48. Проблема с тактовыми сигналами (8 ответов)
  49. AS_DATA0_D0 и DCLK на VCCPGM или на VCCIO3A стандарте питания сидят? (4 ответов)
  50. POST-card на шине LPC (38 ответов)
  51. PCIe на Virtex-6 ML605 (3 ответов)
  52. Клоковый домен и кратные частоты. (6 ответов)
  53. Инициализация ROM в MAX10 compact features (18 ответов)
  54. Исходный код ядер от Xilinx (15 ответов)
  55. Не грузится Kintex-7 по JTAG (36 ответов)
  56. кто-то работал (0 ответов)
  57. Почему может не грузиться Kintex из флешки (8 ответов)
  58. Проблема с EPC (4 ответов)
  59. Идеи по приему данных с 4-бит интерфейса (6 ответов)
  60. Констрейн для тактирующей плис (5 ответов)
  61. При добавлении DDR2 UniPHY слетают тайминги (31 ответов)
  62. MAX10. Прошивка по UART. (8 ответов)
  63. Внешнее програмирование флеш. (8 ответов)
  64. проблема с использованием clock (33 ответов)
  65. ПЛИС как память компьютера (15 ответов)
  66. Вопросы новичка про Flex10k. (18 ответов)
  67. Проблема загрузки POF файла в MAX10 (36 ответов)
  68. Устойчивость к наносекундным импульсам (5 ответов)
  69. Интерфейс DDR FPGA2FPGA (28 ответов)
  70. Не работает transceiver byte ordering (1 )
  71. Как использовать временные ограничения в FPGA? (13 ответов)
  72. Падает xst.exe при попытке сгенерить Tri-mode-mac 5.5 в 14.7 (0 ответов)
  73. Прошивка через ftdi ft4242h (0 ответов)
  74. PCI (5 ответов)
  75. Stratix V vs Arria 10: разный тайминг при чтении из M20K (3 ответов)
  76. IP ядро целочисленного деления от Альтеры (15 ответов)
  77. ПЛИС achronix (65 ответов)
  78. DE10-Nano - новая плата от Terasic (31 ответов)
  79. Использование спец. ножек ASDO, nCSO (11 ответов)
  80. Marvell 88E1111 обрезает пакеты (27 ответов)
  81. jtag (6 ответов)
  82. Xilinx ISE, более не поддерживаемые ядра (3 ответов)
  83. ArriaV, где ты? (16 ответов)
  84. Нет линка. Xilinx SP605. SFP. (3 ответов)
  85. ALtera tse RGMII tx (9 ответов)
  86. Подскажите как оптимальнее (fmax) реализовать на ПЛИС (8 ответов)
  87. Lattice ECP5 (21 ответов)
  88. Макетная плата с ПЛИС (10 ответов)
  89. Lattice aнонсировал новое семейство ECP5 (28 ответов)
  90. set_false_path Как правильно задать в TimeQuest (26 ответов)
  91. Непонятки с EPM240 (9 ответов)
  92. Какая Altera пропустит по ногам и логике 900-1000 МГц (5 ответов)
  93. Как заставить Макс-10 использовать перемножители? (5 ответов)
  94. Настройка проекта для загрузки в аппаратуру (5 ответов)
  95. Intel Cyclone 10 LP / Cyclone 10 GX (13 ответов)
  96. Определение времени инициализации ПЛИС от внешней памяти (1 )
  97. Переключение входов I2S на плис (24 ответов)
  98. Плата Spartan-6 с алиэкспресса (9 ответов)
  99. генератор синуса в плис (32 ответов)
  100. Проблема на этапе инициализации cyclone5 GX по jtag (2 ответов)
  101. как на RTL заставить синтезатор использовать выделенные межкаскадные связи BCOUT-> BCIN в DSP48 Xilinx? (23 ответов)
  102. Xilinx USB программатор (36 ответов)
  103. нужна помощь по cyclon (2 ответов)
  104. Когда нет глобального СБРОСа (10 ответов)
  105. Литература по ПЛИС (33 ответов)
  106. DMA PCIe Cyclon (6 ответов)
  107. Синрхронизация двух Zynq (1 )
  108. ПЛИС без внешней синхронизации (9 ответов)
  109. MIPI на MAX10 (11 ответов)
  110. ПЛИС непонятно работает, хотя в симуляторе всё как надо (18 ответов)
  111. Висящие в воздухе LVDS входы в FPGA Spartan 6 (0 ответов)
  112. SATA2->3(xilinx) (10 ответов)
  113. Как законстрейнить DDR LVDS вход? (8 ответов)
  114. Компактное ядро SHA-256 (11 ответов)
  115. EPM240 кучка енкодеров, кнопок и новичек. (15 ответов)
  116. FPGA для работы с 10G Ethernet (58 ответов)
  117. Вопрос по DDR3 (2 ответов)
  118. Tri-Mode Ethernet MAC ядро на плате SP605 (Xilinx) (2 ответов)
  119. kcu105 (2 ответов)
  120. MAX10 можно ли питать через JTAG во время прошивки? (4 ответов)
  121. Можно ли такое сделать на ПЛИС (13 ответов)
  122. Волюнтаризм ISE (21 ответов)
  123. Переход с Cyclone III на MAX10. (13 ответов)
  124. Max10 неправильно определяется в программаторе (8 ответов)
  125. Altera PCI-E - как получить Bus Device Function (5 ответов)
  126. BeMicro CV + BeUSB 3.0 - поделитесь, пожалуйста, рабочим примером (9 ответов)
  127. XC7K70T-2FBG676C в России (10 ответов)
  128. Altium designer (1 )
  129. Xilinx. Программа работает по jtag, но не работает из flash. (12 ответов)
  130. Предупреждения при компиляции DDR2 (0 ответов)
  131. Задержка сигнала (8 ответов)
  132. Файловый ввод-вывод на VHDL (2 ответов)
  133. Констрейн для простого derived clock (20 ответов)
  134. архив к xapp (1 )
  135. Hard PCIe core (Altera) и refclk (7 ответов)
  136. Генерация тактового сигнала/импулса с применением задержки IOB (0 ответов)
  137. Доступ к внутреннему генератору Cyclone III/IV (3 ответов)
  138. Зависимость от модуля PLL тактового входа трансивера Cyclone V GX (0 ответов)
  139. ПЛИС перегружается (10 ответов)
  140. Конфигурирование ALTERA. МК+2eeprom (4 ответов)
  141. Не генерится IP корка (13 ответов)
  142. Вывод UART напрямую в JTAG-UART (1 )
  143. ТФТ , ХС95144XL и всё, всё, всё (55 ответов)
  144. Сеть Клоса, Banyan switch, Omega network (4 ответов)
  145. отладочная плата (8 ответов)
  146. Как прокинуть пины через BlackBox (5 ответов)
  147. max 10 развязка каналов АЦП (6 ответов)
  148. Xilinx Kintex-7 XC7K70T не определяется по JTAG (41 ответов)
  149. Ethernet 10G/1G (3 ответов)
  150. Щуп осциллографа как-то влияет на JTAG (6 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.