Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38
  1. Проблемы с симулятором в Quartus (6 ответов)
  2. А зачем xilinx сделал в MiG такие сложности ? (7 ответов)
  3. опыт рекламаций. (8 ответов)
  4. цепочка буферов для вывода CLK насквозь через ПЛИС (21 ответов)
  5. подскажите по reset' у (1 )
  6. ПЛИС Xilinx и IMPACT (10 ответов)
  7. Неправильное подключение логического анализатора (2 ответов)
  8. Virtex-5 Slave Serial Mode (6 ответов)
  9. Проверка работоспособности FPGA (20 ответов)
  10. Работа с Spartan-3AN (7 ответов)
  11. Spartan-3E. Блоки RAM(разделяемая память). Запись данных. (8 ответов)
  12. К Cyclone 2 надо подцепить флешку (23 ответов)
  13. CompactPCI + PCI-Ex1 (2 ответов)
  14. Virtex-5 и согласование интерфейса (48 ответов)
  15. Не получается использовать PLL на FPGA Altera (6 ответов)
  16. Защита от перегрева FPGA Xilinx (13 ответов)
  17. требования к документации (71 ответов)
  18. ML605 (Virtex-6) + ISE 12.2 + VHDL (12 ответов)
  19. ATF22LV10 (6 ответов)
  20. QDR II и Cyclone III (18 ответов)
  21. Последовательный интерфейс на ПЛИС (9 ответов)
  22. Непонятное поведение Флип-Флопа при синтезе Хилинх версии 10.1 (16 ответов)
  23. Проблемы с записью данных в рoм блок. (2 ответов)
  24. Input/Output Delay Element (2 ответов)
  25. Spartan-6 LXT когда в продаже будет? (9 ответов)
  26. Синхронная и асинхронная логика (12 ответов)
  27. Как избавиться от ступеньки? (9 ответов)
  28. Выбор генератора на плату (4 ответов)
  29. Различия при симуляции и синтезе (5 ответов)
  30. ISR и DMA (1 )
  31. Проблема: multiple driver (11 ответов)
  32. RapidIO (10 ответов)
  33. Подскажите о FPGA (18 ответов)
  34. Как уменьшить объем проекта? (26 ответов)
  35. Буфер видеокадров (5 ответов)
  36. RFEL IP CORE (0 ответов)
  37. virtex 4 fx 20 11i - E84M инженерные семплы (2 ответов)
  38. Spartan-3A MultiBoot (4 ответов)
  39. с eASIC кто-нибудь поимел уже опыт? (49 ответов)
  40. MSI-X (6 ответов)
  41. реализация SHA-256 на FGPA (1 )
  42. DDR2 High-Performance Controllers II (3 ответов)
  43. 38 МБайт/сек по TCP/IP (19 ответов)
  44. TierLogic: FPGA->ASIC (11 ответов)
  45. DDR SDRAM для VIRTEX 4 (10 ответов)
  46. Maximum frequency или научите читать Post P&R timing report (13 ответов)
  47. max3000 max plus двунаправленньіе вьіводьі (2 ответов)
  48. v5fx30t (14 ответов)
  49. PS загрузка EP3C25 (12 ответов)
  50. FPGA на шине PCI (44 ответов)
  51. v5fx30t (0 ответов)
  52. Не работает EP1C12Q240I7N (2 ответов)
  53. Actel Designer 9.0 / Timing Analyzer / Clock constraint (2 ответов)
  54. Перестал взводиться сигнал init_done в циклоне3 (2 ответов)
  55. Ну оооочень компактная ПЛИС(2,5x2,5mm) от SiliconBlue. (0 ответов)
  56. FPGA vs Processor (19 ответов)
  57. HDLC корка с opencores (5 ответов)
  58. Tamper Protection bit. (0 ответов)
  59. DDR2 + STRATIX II (0 ответов)
  60. КИХ-фильтр на StratixIII (6 ответов)
  61. сигнал global output enable (11 ответов)
  62. Два проекта в Xilinx (9 ответов)
  63. Нужна помощь с Латтисом (3 ответов)
  64. Можно ли сконвертить прошивку bit в jed? (1 )
  65. Изменение работоспособности с добавлением виртуального логического анализатора (6 ответов)
  66. PLL в Cyclone III (2 ответов)
  67. Подскажите по загрузке Cyclone 3 (4 ответов)
  68. Не программируется Actel (3 ответов)
  69. Гигабитный блок к пину подключить. (2 ответов)
  70. MultiBoot (5 ответов)
  71. lattice идет в народ (0 ответов)
  72. Чудеса с pullup у Virtex 4 (2 ответов)
  73. Ошибка при прошивке EPCS (25 ответов)
  74. Virtex 5 (7 ответов)
  75. xilinx edk coregen bram (4 ответов)
  76. Вопрос: констрейны Xilinx (27 ответов)
  77. что выбрать быстрого в не BGA корпусе? (10 ответов)
  78. AFS600 (FUSION). Проблемы с программированием. (9 ответов)
  79. Генератор меньшей частоты не работает корректно в железе (Spartran 3) (1 )
  80. Документация на "прошивку" ПЛИС - что, как? (27 ответов)
  81. Проблема взаимодействия Microblaze <=> Ethernet (7 ответов)
  82. Xilinx SP601 ethernet (13 ответов)
  83. Конфигурирование ПЛИС с помощью PROM (8 ответов)
  84. Маленькая ПЛИС с 5-вольтовым входом (3 ответов)
  85. ->Востребованность разработчиков ПЛИС (-- ответов)
  86. Затык с i2c (19 ответов)
  87. Locallink (2 ответов)
  88. Вопрос по подключению JTAG в FPGA System Planner (0 ответов)
  89. Не могу прошить CPLD (15 ответов)
  90. Живучесть Плис (8 ответов)
  91. 2D ускоритель (42 ответов)
  92. Altium Designer - Spartan-AN (0 ответов)
  93. Загрузка Stratix (7 ответов)
  94. Подскажите по питанию МАХ 700 (15 ответов)
  95. Вопрос чайника о программируемых задержках (3 ответов)
  96. Запись данных из BPI FLASH в XC6SLX16 (8 ответов)
  97. СoolRunner-II XC2C256 (8 ответов)
  98. подскажите пожалуйста про PLL на virtex? (3 ответов)
  99. Джампер по питанию (23 ответов)
  100. Отличие результатов работы при загрузке по JTAG и из конф. микросхемы (19 ответов)
  101. Выбор ПЛИС на рабочую температуру -60...125 град (12 ответов)
  102. Universal Scan+ByteBlaster II(LPT-порт)и EPM570T100 (0 ответов)
  103. Возможно ли реализовать на ПЛИС? (24 ответов)
  104. Защелки в FSM (55 ответов)
  105. Поиск NAND флеш контроллера (19 ответов)
  106. Device ID у Альтера (10 ответов)
  107. Синхронный сброс в триггерах на verilog, порождение мультиплексора на входах (25 ответов)
  108. странное требование на питание Latticе-ов : (3 ответов)
  109. Какая серия Xilinx наименее потребляющая? (19 ответов)
  110. EP320 от ALTERA (4 ответов)
  111. Virtex 6 Входы тактирования (2 ответов)
  112. Разработка проекта на ПЛИС XC9572 (28 ответов)
  113. Помогите чем открыть проекты от Альтеры? (5 ответов)
  114. Проблемы с конфигурацией Spartan3AN (5 ответов)
  115. Не подключаяется вход RST для ISERDES (4 ответов)
  116. DualPort RAM в FPGA (12 ответов)
  117. FPGA + Ethernet (6 ответов)
  118. как в редакторе .bdf "законстантить" шину? (2 ответов)
  119. ПЛИС + шим + MOSFET (16 ответов)
  120. Влияют ли ограничения заданные в TimeQuest Analizer на дальнейшую разводку? (10 ответов)
  121. Не могу понять как Quartus считает tsu, th tco (0 ответов)
  122. Как найти "провода" и элементы схемы RTL Viewer на кристалле? (7 ответов)
  123. НЕ могу разобраться с параметрами tsu, th, tco (0 ответов)
  124. spartan 3AN + Adept (4 ответов)
  125. Вопрос по EPM3128 (7 ответов)
  126. FPGA Undervolt/Underclock (9 ответов)
  127. Stratix: КЗ? (6 ответов)
  128. Jed -> VHDL (16 ответов)
  129. LPT JTAG Xilinx -->> Byteblaster (5 ответов)
  130. Quartus II Design Separation Flow (1 )
  131. Компания Xilinx объявила о новом семействе микросхем. (19 ответов)
  132. FPGA+ARM=SPI (24 ответов)
  133. CoolRunner-II (2 ответов)
  134. High-Speed design (7 ответов)
  135. Выбор ПЛИС XILINX (17 ответов)
  136. Нужна ли внешняя память для Virtex-6 (2 ответов)
  137. Spartan-3A Starter Kit закрыть джамперы от студентов (6 ответов)
  138. Проблемы конфигурации ПЛИС Altera (14 ответов)
  139. Максимальный ток CoolRunner II (10 ответов)
  140. EPM7064LC44 как программировать? (6 ответов)
  141. нужно сделать автономный программатор CPLD Altera. Есть ли готовые проекты в сети кроме 8051 jam player? (5 ответов)
  142. прошивка XC9536XL (16 ответов)
  143. Компаратор (9 ответов)
  144. Вопрос по GTP микросхем Virtex 5 (9 ответов)
  145. Xilinx, проблема подключения к плате через JTAG-USB (10 ответов)
  146. Подключаем DDR2 к CycloneIII (28 ответов)
  147. Как работать по обоим фронтам клока? (28 ответов)
  148. Xilinx Wins Top Honors in 20th Annual EDN Innovation Awards (2 ответов)
  149. Как сделать пины виртуальными? (3 ответов)
  150. Cyclone III для Gigabit Ethernet (35 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.