Помощь
-
Поиск
-
Пользователи
-
Календарь
Полная версия этой страницы:
Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru
>
Программируемая логика ПЛИС (FPGA,CPLD, PLD)
>
Работаем с ПЛИС, области применения, выбор
Страницы:
1
,
2
,
3
,
4
,
5
,
6
,
7
,
8
,
9
,
10
,
11
,
12
,
13
,
14
,
15
,
16
,
17
,
18
,
19
,
20
,
21
,
22
,
23
,
24
,
25
,
26
,
27
,
28
,
29
,
30
,
31
,
32
,
33
,
34
,
35
,
36
,
37
,
38
Вопрос по резисторному видео-ЦАП
(27 ответов)
большой селектор и АЦП и...
(8 ответов)
->
USB байт бластер
(-- ответов)
Atmel FPSLIC, есть опыт работы
(49 ответов)
pll в цык-2
(32 ответов)
Starter Kit и все нужные программы для FPGA
(87 ответов)
Xilinx Virtex-4
(8 ответов)
ПЛИС + SRAM
(18 ответов)
->
Комерческое примение FPGA в России
(-- ответов)
Самопроизвольная перезагрузка ПЛИС
(8 ответов)
xilinx lut
(1 )
Net Length Repot у Altera
(0 ответов)
запись данных на флешку на отладочной плате у Virtex5
(7 ответов)
Последовательность подачи питания на ПЛИС
(12 ответов)
SEU mitigation для "обычных" ПЛИС кто-нибудь использует?
(1 )
LVDS cyclone 3
(3 ответов)
MAX II свойства пина
(0 ответов)
Алгоритм привязки данных
(5 ответов)
VHDL синтезирование задержек
(31 ответов)
Нужны CD к демоплатам Xilinx
(12 ответов)
Вывод через DVI на демо платах с Virtex 5/6
(3 ответов)
Неизвестный аппаратный алгоритм защиты
(4 ответов)
Покритикуйте пожалуйста дизайн
(6 ответов)
а есть ли возможность ставить параметры Альтеровским примитивам?
(12 ответов)
Чтение данных из CPU в FPGA
(36 ответов)
Virtex5 - FIFO разной разрядности на запись/чтение
(9 ответов)
Помогите разобраться с внешней шиной и таймингами.
(9 ответов)
ПЛИСы для широкого диапазона температур
(48 ответов)
Дешевая PCI плата с FPGA
(7 ответов)
фильтрация тактового сигнала c помощью PLL (Cyclone 3)
(16 ответов)
mii интерфейс
(4 ответов)
подключить в одну JTAG цепочку несколько устройств (процессоры, ПЛИС)?
(6 ответов)
FSM и лог состояний
(18 ответов)
переход из одной системы исчисления в другую
(6 ответов)
Помогите подобрать ПЛИС для оцифровки видео
(21 ответов)
Сколько кушает ампер ядро Virtex4 SX25
(10 ответов)
CPLD Clock
(49 ответов)
Проблема с OPB_GPIO XC4VFX100
(3 ответов)
Тонкости в использовании выводов ПЛИС
(2 ответов)
Прошить две EPCS4 на разных ПЛИС через один JTAG&
(8 ответов)
помогите выбрать ПЛИС
(39 ответов)
Altera EPM7128AETI100, что то внутри свистит
(9 ответов)
V4FX20
(10 ответов)
Altera NCO, Разложение сигнала на квадратуры
(23 ответов)
есть ли для Альтеры пикониос (что-то типа пикоблейза) для MAX II?
(14 ответов)
использование встроенной памяти ПЛИС
(37 ответов)
XC2C64 (Xilinx) | ATF1504 (Atmel) | EPM3064 (Altera)
(13 ответов)
Power efficient дизайн в FPGA ?
(4 ответов)
увеличение числа вентилей при переходе на старший quartus
(3 ответов)
Dual Boot режим в LatticeECP2/M
(1 )
Видео-ЦАП
(6 ответов)
Требуется создать делитель частоты
(15 ответов)
влияние приоритетов на синтез схемы
(4 ответов)
Асинхронная запись данных в ПЛИС
(16 ответов)
Измерение интервалов меньше 1нс на FPGA
(25 ответов)
Проблемы с конфигурированием Stratix II в DK-NIOS-2S60N
(4 ответов)
Прошу совета
(18 ответов)
Применение CPLD фирмы Atmel ATF150xBE
(4 ответов)
Altera DE0 Board
(0 ответов)
Crossbar и RealTime Clock на MAX II (EPM240)
(1 )
XILINX Spartan-3 FPGA
(5 ответов)
можно ли для Stratix III подключить неклоковый пин к клоковым ресурсам?
(8 ответов)
Делитель частоты
(8 ответов)
защёлка для сигналов RGB
(11 ответов)
xps_ll_temak lxt971
(1 )
вопрос по использованию мегафункций
(1 )
Общение с памятью через порт ввода-вывода
(1 )
Подскажите, на каких ПЛИС больше всего встроенной памяти?
(19 ответов)
Проблема с внешним интерфейсом флеш EPC16
(1 )
Управление PHY через MDC/MDIO
(16 ответов)
INIT_DONE нужен, или хватит CONF_DONE ?
(1 )
КД на проекты с ПЛИС
(32 ответов)
проблема с sof файлом при использовании MegaCore Function в QUARTUS?
(1 )
переход с клока на клок
(13 ответов)
Циклон 3 не работает.
(5 ответов)
xc2s200, начиная с каких частот необх использовать iob ?
(3 ответов)
Ув. коллеги не завалялся у вас случаем r6221-v1.3-build1.zip с сайта по ссылке (firefly Nios II Evalution Kit)? В первоисточнике он пропал :(
(0 ответов)
ml507
(3 ответов)
Входной порт на тактовый сигнал синхронного элемента.
(7 ответов)
Stratixiii serdes dpa и gate level simulation
(0 ответов)
MAX7000 плохо прошивается
(11 ответов)
DPLL (ADPLL) в FPGA. Как уменьшить джиттер?
(4 ответов)
Несложный видеоконтроллер на ПЛИС
(37 ответов)
Кто помнит время, когда Altera предлагала stratix с внешним SerDes ?
(0 ответов)
Вопрос по Difference-Based Partial Reconfiguration
(9 ответов)
интерполятор Farrow + смена тактовой(+)
(0 ответов)
Virtex 4. Проблема с питанием.
(4 ответов)
xps_mch_emc
(6 ответов)
Manchester
(5 ответов)
PCI device на базе Altera ( PCI compiler )
(7 ответов)
DDR+Cyclone3 (EP3C16Q240)
(79 ответов)
Как дружат Xilinx и радиационная стойкость?
(26 ответов)
глюк в Quartus 9.0 SP2
(14 ответов)
о потере фазы PLL
(1 )
Spartan 3e и JTAG
(7 ответов)
Скоростная передача данных между ПЛИС
(2 ответов)
Цепочка JTAG не абнаруживает часть конфигурационных флэшей
(6 ответов)
Altera DE1(2)
(4 ответов)
разложение сигнала на квадратурные составляющие
(9 ответов)
Программирование Altera без QuartusII
(14 ответов)
А где берете разъем для Xilinx Platform Cable?
(3 ответов)
Picoblaze jtag_loader
(2 ответов)
Как подключить несколько DCM к одному генератору
(13 ответов)
SP605
(6 ответов)
IBM PC на ALTERA DE1
(6 ответов)
Cyclone III Sttartet Kit Contens
(4 ответов)
XC4VFX60 + pci express endpoint
(1 )
Помогите избавиться от dangling'а
(5 ответов)
PCI на MAX II
(21 ответов)
Странный сбой Cyclone3 в таблице переходов
(12 ответов)
Кварцевый генератор.
(13 ответов)
Загрузка ACEX1K из EPC2
(24 ответов)
mgt_protector
(0 ответов)
Плата - 2 н\ч видео входа + ПЛИС\DSP на борту - есть такие ?
(6 ответов)
Как создать закольцованную FSL на Microblaze ?
(1 )
таймер 82с54 в плисине
(12 ответов)
Повысить нагрузочную способность шины... надо
(19 ответов)
SDR и ПЛИС
(4 ответов)
Деление в Spartan3
(7 ответов)
Virtex-5 и DDR-?
(28 ответов)
Подск пож. проект реализации ps2 i8042 контроллера клавиатуры (полный аналог) на vhdl/ verilog.
(2 ответов)
последовательное АЦП 60 МГц
(0 ответов)
IP Core
(4 ответов)
Оптимизация VHDL-кода
(10 ответов)
Cyclone II комерческого диапазона.
(14 ответов)
Virtex4 + ISE Foundation тактирование по двум клокам
(8 ответов)
PCI-плата с ПЛИС
(8 ответов)
Инверсная логика сигналов внутри ПЛИС
(18 ответов)
Вопрос по прошивке MAXII
(2 ответов)
реализация буфера
(0 ответов)
Ремонт Stratix-II кита от Альтеры
(5 ответов)
CycloneII и NAND Flash
(16 ответов)
ISE9.2. Реализация ФИФО, некоторые вопросы.
(5 ответов)
Выбор платформы или возможно ли сделать так?
(2 ответов)
Подавление акустического эха с помощью FPGA
(12 ответов)
Программирование MAX II
(23 ответов)
Если квартус говорит - НЕМАГУ
(7 ответов)
Проблема с покупкой TREX-S2-60 (прототип для Stratix II)
(3 ответов)
Масимальный ток VCCINT для Cyclone II
(3 ответов)
Чудеса с простым счетчиком
(10 ответов)
Задание условий в ChipScopePro Analizer ?
(5 ответов)
Сделать из FPGA термометр
(25 ответов)
Глобальный ресет и Xilinx
(3 ответов)
Зашумление частоты
(17 ответов)
кто-нибудь макетку LDM-EP3Cxx-E144 (Cyclone 3) использовал?
(9 ответов)
Работал ли кто с платами Nallatech?
(3 ответов)
Помогите побороть мультиплексор
(19 ответов)
Программирование Virtex6/Spartan6
(2 ответов)
Синхронный ввод данных в ПЛИС
(11 ответов)
генератор переменной частоты на ПЛИС
(28 ответов)
Для просмотра полной версии этой страницы, пожалуйста,
пройдите по ссылке
.
Invision Power Board © 2001-2025
Invision Power Services, Inc.