Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38
  1. соединение IBUFDS и IFDDRRSE (8 ответов)
  2. .bit файл (6 ответов)
  3. Проблемы прошивки Xilinx (9 ответов)
  4. Кит от Алтеры Cyclone III FPGA Starter Kit (4 ответов)
  5. SPARTAN XC2S200 и WebPack 9.2 - не дружат по загрузке (2 ответов)
  6. массив на триггерах (15 ответов)
  7. Кит от Алтеры DK-Video-2C70N (7 ответов)
  8. Синхронный счетчик для измерения частоты (31 ответов)
  9. генератор шума на FPGA (6 ответов)
  10. M9K? (0 ответов)
  11. Открытый коллектор в XILINX Spartan2 (4 ответов)
  12. Время инициализации MAX7000 (7 ответов)
  13. Посоветуйте платформу новичку (14 ответов)
  14. 68k vhdl core (3 ответов)
  15. Динамическая частичная реконфигурация Altera FPGA (3 ответов)
  16. Посоветуйте ПЛИС (2 ответов)
  17. Xilinx, MGT, Chanel bonding (0 ответов)
  18. Сделать сдвигающий регистр (11 ответов)
  19. Spartan-IIe + XCFxxS (5 ответов)
  20. Пропало Transcript (2 ответов)
  21. Soft для программирования ПЛИС Altera через ByteBlaster MV кроме MAX+ и Quartus (1 )
  22. Стартер кит (9 ответов)
  23. ?Вопрос о сайту www.opencores.org (4 ответов)
  24. Xilinx FFT core v3.2 (ISE 9.1) (0 ответов)
  25. ECP устройство на ПАЛке (10 ответов)
  26. Загрузочная ROM для Xilinx XCS30 - не копируется (3 ответов)
  27. Преобразование DSD в PCM (5 ответов)
  28. ModelSim SE 6 (6 ответов)
  29. XC9572XL - где какие ноги? (2 ответов)
  30. Обьясните новичку (6 ответов)
  31. Как подсчитать занимаемые ресурсы проекта в ПЛИС? (4 ответов)
  32. TFT дисплей (9 ответов)
  33. virtex5 (1 )
  34. XC3S500E и MT46V32M16-(DDR400)-FG320 (6 ответов)
  35. Каскадная загрузка ПЛИС (2 ответов)
  36. Нужно подобрать ПЛИС... (6 ответов)
  37. Буферизация входов GCLK (1 )
  38. DSP в Virtex (1 )
  39. реализация switch (11 ответов)
  40. Спецификация AT91RM9200 (12 ответов)
  41. Знатоки Altera или Lattice (3 ответов)
  42. Новая книга по ПЛИС (17 ответов)
  43. Помогите с lpm_fifo, пожалуйста! (4 ответов)
  44. CycloneII pull-up ризисторы и конфигурация (0 ответов)
  45. Самодельная корка в xilinx (1 )
  46. Загрузка Alter-ы через SPI (14 ответов)
  47. Скинуть файл из ниоса (4 ответов)
  48. DDR SDRAM + ML403 (2 ответов)
  49. Посоветуйте ПЛИС (4 ответов)
  50. Скорость контроллера SDRAM (2 ответов)
  51. Миграция EP2C5 <> EP2C8 <> EP2C15 в BGA256 (1 )
  52. at17lv512a (5 ответов)
  53. Применение NIOS (40 ответов)
  54. Kit на Spartan-3 (14 ответов)
  55. Дерево IF - рекомендации альтеры (5 ответов)
  56. Конечный автомат (FSM) на Verilog (3 ответов)
  57. Автомат состояний из StateCad отлично проверяется в StateBench но практически не работает в реальности. (19 ответов)
  58. DCM + SPARTAN-3 (7 ответов)
  59. PCI корка от Зайлинкса + Spartan3e в PQ208 = засада (11 ответов)
  60. Минимизация задержек и расположение в кристалле+ (4 ответов)
  61. NIOSII - Странный глюк (22 ответов)
  62. В чем отличие памяти DDR от DDR2? (10 ответов)
  63. Ripple clock при делении клока (7 ответов)
  64. КИХ фильтр на ПЛИС (1 )
  65. XtremeDSP Development Kit for Virtex-4 Нужна помощь (2 ответов)
  66. Как поменять "default" для атрибута IOSTANDARD? (4 ответов)
  67. Вопрос про Cyclone III (3 ответов)
  68. Кварц на отладочнике. Что с ним делать?) (7 ответов)
  69. Подскажите, где скачать IP ядро ATmega128 (4 ответов)
  70. Cyclone 2, PS конфигурация, не переходит в User Mode после получения прошивки и поднятия Conf_Done (4 ответов)
  71. Dual port ram Spartan (10 ответов)
  72. как скачать "корку" с opencore? (2 ответов)
  73. проблемы при синтезе (11 ответов)
  74. Выбор отладочной платы. (6 ответов)
  75. О Xilinx ISE (2 ответов)
  76. Формирование тактовых сигналов (9 ответов)
  77. Контроллер синхронной памяти (3 ответов)
  78. Проблема с прошивкой SpartanIIE600 (2 ответов)
  79. Вопросы по прошивке Cyclone2 (1 )
  80. GPIO MM (8 ответов)
  81. Внутренний сигнал FPGA с большой нагрузкой (14 ответов)
  82. GCLK в Altera EPM7128S или ATMEL ATF1508AS (5 ответов)
  83. Использование PLL вместе с LVDS-приемником в Quartus (2 ответов)
  84. Не работает цепочка JTAG (25 ответов)
  85. работа с VirtexII (3 ответов)
  86. Можно ли заменить аналоговую схему на ПЛИС? (14 ответов)
  87. Cyclone II (19 ответов)
  88. Переходник Express PCIx16 -> AGP (5 ответов)
  89. time violations на тристабильной шине (2 ответов)
  90. Зависание ПЛИС при заведени второй тактовой частоты (6 ответов)
  91. AS конфигурация AVRом + JTAG (21 ответов)
  92. NIOS II на 100МГц это реально? (2 ответов)
  93. Не пойму что за байда с Sinplify в проекте ISE 8.2 (8 ответов)
  94. Разбираюсь с FIFO из Coregen, как его сделать little endian? (20 ответов)
  95. Xilinx Spartan 3. Почему? (17 ответов)
  96. ->Еще одно синтезируемое RISC-ядро под Altera (-- ответов)
  97. Примеры из Starter Kit (5 ответов)
  98. Помощь новичку... (52 ответов)
  99. JTAG Flash EEPROM Programmer (7 ответов)
  100. Множество тактовых частот в одной ПЛИС (5 ответов)
  101. Ещё один вопрос о FIFO (1 )
  102. Структурная схема Microblaze (10 ответов)
  103. inout шины в Verilog (10 ответов)
  104. XPS,ISE,ModelSim vs MicroBlaze (2 ответов)
  105. NIOS и его загрузка (7 ответов)
  106. Вопрос по карте SD (24 ответов)
  107. Срочно! Помогите! (5 ответов)
  108. Архитектура SRAM (2 ответов)
  109. САПР Altera MAX+PLUS II и Quartus II (5 ответов)
  110. Spartam-3e + DataFLASH (2 ответов)
  111. Проблема с верилогом в алдеке. (2 ответов)
  112. Altera-SOPC Builder - Example PWM (1 )
  113. Microblaze InstancePtr (26 ответов)
  114. ->Вопрос по SOPC+NIOS (-- ответов)
  115. Помогите с ПЛИС XC3S400 (9 ответов)
  116. board+program (6 ответов)
  117. LVDS, ошибка в разводке (9 ответов)
  118. Преобразователь IDE-USB (13 ответов)
  119. На сколько критично требование отсутствия сигналов на ногах CoolRunerXpla3 до подачи питания? (5 ответов)
  120. банальный вопрос (10 ответов)
  121. LVDS в Циклонах (5 ответов)
  122. Lattice M4 (1 )
  123. Кто подскажет? (10 ответов)
  124. Горят ПЛИСы одна за одной (17 ответов)
  125. warning в WebPack (6 ответов)
  126. Инициализация регистров в плис Actel (2 ответов)
  127. Минимальный skew на Циклоне (8 ответов)
  128. QuartusII TimeQuest TA & ASRAM (2 ответов)
  129. Конфигурирование Cyclon2 -AT17F040A (2 ответов)
  130. Max+plus II, конфигурирование двух FPGA от одной EPC2 (2 ответов)
  131. Выбор ПЛИС: нужен совет (15 ответов)
  132. Подскажите способы заливки ядра PicoBlaze. (2 ответов)
  133. кабель USB-LPT (17 ответов)
  134. Питание MAXII (3 ответов)
  135. Отрицательный slack? (11 ответов)
  136. Неверная маркировка Xilinx (5 ответов)
  137. Больше Инфо про Altera Arria GX (7 ответов)
  138. Необходимо подключить FPGA к микроконтроллерной шине (19 ответов)
  139. Универсальная платка с FPGA, ARM и SDRAM (16 ответов)
  140. Фильтрация сетевой помехи 50 Гц? (9 ответов)
  141. Spartan2 и PCI (19 ответов)
  142. Cyclone III and Spartan- 3E (10 ответов)
  143. Чтение данных быстрого АЦП (5 ответов)
  144. fpga4u имеет ли смысл? (0 ответов)
  145. Altera DE2 Board (3 ответов)
  146. Вопрос по JTAG USB (7 ответов)
  147. Smart modeli. Где почитать? (1 )
  148. Назначение неиспользуемых пинов в MAX+PLUS (8 ответов)
  149. Проект в MAX+PLUS II (2 ответов)
  150. PES для PLD Atmel (3 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.