Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38
  1. Что такое Macrocell buffer (2 ответов)
  2. Тактирование без генератора (24 ответов)
  3. All-Cold FSM (4 ответов)
  4. Странный warning (1 )
  5. NIOSII Eval Kit (4 ответов)
  6. Altera DDR Core + Cyclone (0 ответов)
  7. Spartan3 external reset or watchdog? (9 ответов)
  8. Не программируется EPC16QC100! (7 ответов)
  9. Связь с плис через LPT. (2 ответов)
  10. Кто сталкивался с использованием звука (6 ответов)
  11. Вопрос про деление (15 ответов)
  12. Синхронная работа EPF30K (4 ответов)
  13. 24 микрросхемы 74LS164 в ПЛИС (6 ответов)
  14. Многовходовый MUX в Спартане (4 ответов)
  15. WebPack 5 и 6 генерируют .bit файл разного размера (9 ответов)
  16. Encoder (4 ответов)
  17. Корпуса ПЛИС Xilinx (2 ответов)
  18. CORDIC (6 ответов)
  19. PCI Express (1 )
  20. Вопрос о "неиспользуемых" входах CMOS (18 ответов)
  21. Работа ПЛИС с АЦП и ЦАП (15 ответов)
  22. Несколько вариантов одного проекта (1 )
  23. Вопрос по работе с SDRAM (7 ответов)
  24. ->ПЛИС+контроллер (-- ответов)
  25. Кто сталкивался с I/O - JTAG (1 )
  26. BB_MV и LPT (7 ответов)
  27. PCI core функциональная схема (3 ответов)
  28. Ошибка при компиляции OpenCore Altera (2 ответов)
  29. MAX7128S прошилась, не проверилась, не прочиталась (2 ответов)
  30. Готовые PCI ядра (23 ответов)
  31. Еще один USB JTAG (5 ответов)
  32. Quartus не понимает power-up state (7 ответов)
  33. Нюансы конфигурации ПЛИС Virtex2 Pro (5 ответов)
  34. Нагрузочная способность Плис и согласование R (23 ответов)
  35. Вопрос про питание ALTERA MAX7000S (9 ответов)
  36. Шина LPC (0 ответов)
  37. Вопрос про Altera MAX7000S (2 ответов)
  38. Люди! ПОМОГИТЕ! НУЖЕН готовый pci интерфейс (8 ответов)
  39. FIFO на ПЛИС и на отдельных микросхемах (6 ответов)
  40. Использование bidir портов (6 ответов)
  41. Криптованые ядра (8 ответов)
  42. ищу даташит Spartan-3 на русском (4 ответов)
  43. Маршрут проектирования под Xilinx. Что выбрать? (8 ответов)
  44. Синхронизация внешнего сигнала (7 ответов)
  45. Ошибка при генерации файла для плис (3 ответов)
  46. Схемный ввод проекта (2 ответов)
  47. Устоичивость работы DLL (9 ответов)
  48. Прог. FPGA с самого начала ? (8 ответов)
  49. перемножители на ПЛИС (8 ответов)
  50. Excalibur комплект разработчика (1 )
  51. Моделирование PLL (2 ответов)
  52. Ламер начал изучать VHDL (9 ответов)
  53. Генератор на ПЛИС (10 ответов)
  54. ПЛИС и VGA DAC (4 ответов)
  55. ->UART на ПЛИС (-- ответов)
  56. ByteBlasterII (25 ответов)
  57. PCI I/O (7 ответов)
  58. Magma-PALACE (18 ответов)
  59. Проблемы SDRAM (15 ответов)
  60. ДП "Частотомер на ПЛИС" (11 ответов)
  61. входные тригеры на Альтере (2 ответов)
  62. UART для ПЛИС Altera (4 ответов)
  63. Driver Development Kit для Xilinx IP PCI64/66 (2 ответов)
  64. Работал кто с MAX II Devkit? Как впечатления? (2 ответов)
  65. Надо купить Design Kit за бугром (6 ответов)
  66. Если вас не затруднит, помогите новичку... (23 ответов)
  67. Так все-таки, есть у кого-нибудь схема... (3 ответов)
  68. FFT на FPGA (3 ответов)
  69. Запрограммировать Global_OE на MAX7000 (1 )
  70. Начинаю на FpSlick и ни хрена не пойму (7 ответов)
  71. EPM7128S горит после КЗ по питанию. Как защитить? (4 ответов)
  72. Чем отличаются Cyclone с суффиксом N и без оного? (3 ответов)
  73. Altera JTAG (AVR ?) (11 ответов)
  74. Проблема с тактовой (6 ответов)
  75. PLL in Cyclone (5 ответов)
  76. Какие ПЛИСы нынче дорогие? (11 ответов)
  77. MODELSIM 5.8D (4 ответов)
  78. Quartus или MAX для CPLD? (6 ответов)
  79. Аналог XC3S400 ? (4 ответов)
  80. ПЛИСы для новичка (7 ответов)
  81. Организация схем с несколькими тактирующими сигнал (4 ответов)
  82. Разработка видео платы (52 ответов)
  83. Вопрос по Altera MAX7000S (12 ответов)
  84. Signal txDataRdy cannot be synthesized! Почему? (4 ответов)
  85. список производителей плат ADC-FPGA-CPU/DSP (2 ответов)
  86. Xilinx Development Boards (10 ответов)
  87. Проблема неопределенного фазового сдвига (16 ответов)
  88. ISE & ModularDesign (5 ответов)
  89. Spartan-3 демо плата (11 ответов)
  90. Проблема с командой RDSR (MAX II UFM в SPI режиме) (0 ответов)
  91. Вопрос по проектированию DPLL на ПЛИС (2 ответов)
  92. Есть ли ПЛИСы со встроенным АЦП? (9 ответов)
  93. А есть мкрсх типа ПЛМ с наборм аналог. блоков ??? (6 ответов)
  94. Cyclone & PCI (1 )
  95. ep1k10ti144 (2 ответов)
  96. Вопрос о EPM7064SLC44-10 (9 ответов)
  97. Энергопотребление CoolRuner Xilinx. (8 ответов)
  98. camera link (2 ответов)
  99. Загрузка плис Altera (5 ответов)
  100. Xilinx Virtex и Virtex E (4 ответов)
  101. Что такое терм в MAX7000? (2 ответов)
  102. Материалы TI Developer Conference (0 ответов)
  103. EPM3032 и JTAG (7 ответов)
  104. А насколько глюковато PCI ядро ALTERы ? (0 ответов)
  105. FlashPro Lite для Actel (2 ответов)
  106. Кто-нибудь занимался FPSLIC'ами Atmel? (0 ответов)
  107. Реализация интерфейсов COM, LPT, USB на ПЛИС (4 ответов)
  108. Дайте ссылку по основам кодов Хемминга (6 ответов)
  109. Синхросигналы (2 ответов)
  110. модулятор и ПЛИС (6 ответов)
  111. Программатор для ACTEL ProASICPlus (34 ответов)
  112. замена EPM3032A (3 ответов)
  113. USB (2 ответов)
  114. Где взять частоту? (10 ответов)
  115. Сохранность прошивки CPLD Xilinx (1 )
  116. согласования 5 <> 3.3 (2 ответов)
  117. JtagServer (0 ответов)
  118. драйвера для ByteBlaster (1 )
  119. Actel (12 ответов)
  120. Вопрос по коркам PCI (3 ответов)
  121. EDK 6.2 (2 ответов)
  122. Static timing analysis tools (3 ответов)
  123. перегрев ПЛИС при пайке (5 ответов)
  124. NIOS II (9 ответов)
  125. нужна Reed-Solomon IP core (3 ответов)
  126. трабл с битбластером (3 ответов)
  127. 1-Wire интерфейс (1 )
  128. проект в VitrexE (11 ответов)
  129. прога на VB (1 )
  130. Адаптивные фильтры на ПЛИС (1 )
  131. SoC, отладка софта для проц. ядра (2 ответов)
  132. Altera (1 )
  133. Пересылка данных: NIOS <-> PC ? (3 ответов)
  134. Снятие бита защиты (8 ответов)
  135. Определение констрейна MAXSKEW (2 ответов)
  136. "Зависания" ATF1508 (3 ответов)
  137. ActiveHDL, временное моделирование (+) (5 ответов)
  138. MENTOR CATAPULT C++ (10 ответов)
  139. Bypass capacitor's selection (4 ответов)
  140. Какие timing constraints я использую (0 ответов)
  141. АЦП,ЦАП в плис (12 ответов)
  142. Пользователи Xilinx EDK отзовитесь(+). (0 ответов)
  143. SoC (3 ответов)
  144. Altera! (1 )
  145. Cyclone (5 ответов)
  146. Сумма 2 signed чисел разной разрядности (1 )
  147. Нужна помощь: A*CTEL A1280XL (1 )
  148. Нужен счетчик с последовательным выходом (4 ответов)
  149. SystemVerilog For Design: A Guide to Using SystemV (0 ответов)
  150. Перепрограммирование? (2 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.