Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38
  1. Проблема с Ip-core (10 ответов)
  2. Проблема с FLASH в Arria V! (2 ответов)
  3. XC9572 не хочет прошиваться! (18 ответов)
  4. PLL в Cyclone III (2 ответов)
  5. MAX10 security bit (2 ответов)
  6. PCIE Endpoint x1 Lattice ошибка симуляции (0 ответов)
  7. Проброс регистров из одного модуля в другой (1 )
  8. Схемотехника с использованием ПЛИС (9 ответов)
  9. Bitec Dual-Link DVI board (2 ответов)
  10. Подать такты не на специализированную ногу (19 ответов)
  11. Слежение за клоком с рваным темпом (поток Е2) (6 ответов)
  12. CAST JPEG-E (5 ответов)
  13. Округление и отбрасываение разрядности (7 ответов)
  14. PCI-E отладочная плата (18 ответов)
  15. Cyclone V Fractional PLL (4 ответов)
  16. Прошивка флэшки (1 )
  17. Intel купил производителя чипов Altera за $16,7 млрд (38 ответов)
  18. Active Serial Remoute не стартует (9 ответов)
  19. Помогите с PLL на Cyclone I (9 ответов)
  20. Просьба сделать ревью кода (0 ответов)
  21. Одна шина на несколько банков (7 ответов)
  22. поделить на дробный делитель (3 ответов)
  23. PCI express GEN3 x1 на чем реализовать? (9 ответов)
  24. Как задать OFFSET IN? (0 ответов)
  25. Не стартует PCIE корка в Stratix V (19 ответов)
  26. 88E1111 + Cyclone 4 (28 ответов)
  27. VGA (6 ответов)
  28. АЦП ADS42LB49/69, QDR режим (39 ответов)
  29. Cyclone 2 проблема с помехоустойчивостью (5 ответов)
  30. 10GBase-KR core от Альтера (0 ответов)
  31. openPOWERLINK на FPGA (3 ответов)
  32. Kintex DDR3 память (7 ответов)
  33. Можно ли такое? (34 ответов)
  34. шум внесенный плис (5 ответов)
  35. Подключение DDR2 к ArriaV в Q15.1.1 (6 ответов)
  36. Timing constraint. PLL, выравнивание задержек до логики. (7 ответов)
  37. собрать примерный аналог ad9958 на fpga (30 ответов)
  38. MAX10 не стартует из internal flash (4 ответов)
  39. Проблема с добавлением IP Core в проект (11 ответов)
  40. Непонятные ошибки в SDK при добавлении собственной корки. (1 )
  41. имеются ли в природе altera byte blaster pci или pcie? (8 ответов)
  42. .XSVF - версия файла (2 ответов)
  43. max10 ADC + pof (3 ответов)
  44. Cyclone - возможен ли прием LVDS в банк 3.3В? (3 ответов)
  45. Как узнать у кратных частот номер такта относительно медленной частоты? (17 ответов)
  46. Проблема с VIO и ILA (20 ответов)
  47. Вопрос по ChipScope (3 ответов)
  48. Входные буфера Cyclone3 от 5В логики (18 ответов)
  49. Непонятки с блочной двухпортовой памятью (6 ответов)
  50. Проблема с 88E1111 (39 ответов)
  51. picoblaze (3 ответов)
  52. глюк в автомате (10 ответов)
  53. Как правильно считать FragmentOffset для RTP? (2 ответов)
  54. SDC. Как задать смещения между клоками (0 ответов)
  55. вопрос по DSI интерфейсу (0 ответов)
  56. Общие вопросы (28 ответов)
  57. MAX10 JTAGEN pin не работает. JTAG пропадает. (3 ответов)
  58. Virtex-4 вывод данных через JTAG автоматизированно (11 ответов)
  59. Не поднимается PCIe GEN2 между DSP и ПЛИС Arria V (2 ответов)
  60. Параметры DOA_REG, DOB_REG для RAMB36 (4 ответов)
  61. altsyncram + modelsim на CycloneV - данные меняются по заднему фронту (3 ответов)
  62. Можно подцепить вход pll на обычную ногу? (21 ответов)
  63. epm3256atc144-7n && epm326ati144-10n (2 ответов)
  64. Fibre Channel на Altera (10 ответов)
  65. USB3320 на VC707 (2 ответов)
  66. Задача (14 ответов)
  67. посоветуйте дешевую FPGA (а по нынешним временам и CPLD) (8 ответов)
  68. MP3 декодер (26 ответов)
  69. Altera MAX® 10 FPGA (92 ответов)
  70. Kit на FPGA (31 ответов)
  71. Spartan-3AN и MIG (2 ответов)
  72. Basys3 (6 ответов)
  73. Virtex-4 вывод данных через JTAG (7 ответов)
  74. Прошивка ПЛИС с микроконтроллера (17 ответов)
  75. ldpc encoder (14 ответов)
  76. ethernet phy в ПЛИС. (23 ответов)
  77. Cyclone III JTAG случайность или реальность? (18 ответов)
  78. Настройка Xilinx PLL (8 ответов)
  79. Особенности аппаратного синтеза конструкций Verilog (13 ответов)
  80. тепловые сопротивления корпусов (16 ответов)
  81. I2C на verilog (7 ответов)
  82. Восстановление частоты (клоковый домен) (5 ответов)
  83. Кто является источником сигнала tx_st_ready в корке Altera PCIE? (2 ответов)
  84. Посоветуйте, пожалуйста, недорогую борду. (10 ответов)
  85. mil-std-1553 (0 ответов)
  86. Cyclone 5 + микросхема SDRAM + Verilog (25 ответов)
  87. 5576хс4т.01 (8 ответов)
  88. Использование ядра MIG под планки DDR3 разного объема (1 )
  89. Altera LVDS выход = внешние резисторы (2 ответов)
  90. SPARTAN6 не стартует с флешки (11 ответов)
  91. Analog-to-Digital Converter with Serial LVDS Interface (0 ответов)
  92. EPCS4SI8N память для Cyclone (3 ответов)
  93. Плата с Cyclone 2 (7 ответов)
  94. FLEX10KE: EPF10K200SRC240-3 (3 ответов)
  95. quartus 2 (10 ответов)
  96. Работа с serdes в Cyclone III (4 ответов)
  97. Что за мистика с Квартусом и счетчиком Джонсона?.. (12 ответов)
  98. Fitter ругается на недостаток LAB (4 ответов)
  99. Документация для верификации (2 ответов)
  100. Kintex + UltraScale связь по рокетам (13 ответов)
  101. Zynq-7000, CMOS-камера, CSI-2 (3 ответов)
  102. стандарт DSI (2 ответов)
  103. Корректный сброс при изменении задающей частоты (9 ответов)
  104. Слаки для несуществующих путей (4 ответов)
  105. Кто нибудь заказывали плисины с сайта Digilent ? (1 )
  106. LVDS преобразователь (40 ответов)
  107. MAX10 Pin-Out (3 ответов)
  108. Евклидово расстояние на Xilinx DSP48 (16 ответов)
  109. Quartus Assignment Editor (2 ответов)
  110. Тестирование (6 ответов)
  111. Double Rate CMOS fast input (7 ответов)
  112. ISERDESE2 7 Series (1 )
  113. MAX10 + DDR2/3 (3 ответов)
  114. Выбор ПЛИС (4 ответов)
  115. Режим низкого энергопотребления (7 ответов)
  116. Ошибка Xilinx Platform Cable USB от SysCLK.com (1 )
  117. К чему подключать неиспользованные пины Artix-7 (3 ответов)
  118. Использование GXB_RX_L5N,GXB_REFCLK в качестве клокового входа (0 ответов)
  119. selectio_wiz_5.1 , IDELAYCTRL , Vivado (2 ответов)
  120. Простое любопытство про devboard (0 ответов)
  121. ацп для программного приемника (21 ответов)
  122. EP3C25Q240 не конфигурируется (1 )
  123. Internal Hi-Z Xilinx 6/7 семейства. (8 ответов)
  124. Cyclone III, (30 ответов)
  125. Выбор и много других вопросов (14 ответов)
  126. Буфер напряжения 3,3 to 5,5 В (7 ответов)
  127. ДПФ на ПЛИС (9 ответов)
  128. Аналог SiliconSculptor3 (1 )
  129. MAX V отладочная плата (2 ответов)
  130. Проблемы с конфигурированием spartan 6 (5 ответов)
  131. Cyclone V FPP 16 - можно ли загрузить с процессорной шины (0 ответов)
  132. PHASER-ы в 7 серии хилинха (4 ответов)
  133. Cyclone V GX - Transceiver PHY IP Core (3 ответов)
  134. Нужна информация по 5577ХС (0 ответов)
  135. Подключение RXAUI (5 ответов)
  136. Kintex7 - разработка драйвера под Windows (2 ответов)
  137. XC7V2000T-FFG1761, стандарты IO (12 ответов)
  138. PCie и размер BAR (15 ответов)
  139. Разработка системы управления для станка (60 ответов)
  140. Выбор ПЛИС под задачу (2 ответов)
  141. Управление шаговым двигателем через STEP/DIR-интерфейс (18 ответов)
  142. DDR3 + kintex7 (15 ответов)
  143. Синусоидальный тактовый сигнал (9 ответов)
  144. QII Programmer Error (3 ответов)
  145. Прошивка SPI FASH для MASTER SPI Mode Spartan6 (6 ответов)
  146. 2 проекта слить в один (1 )
  147. Как правильно подключить *.ngc к PlanAhead(XPS) (0 ответов)
  148. Поделитесь опытом в плане надежности (22 ответов)
  149. PCIE IP и CycloneIV (12 ответов)
  150. Cyclone V. Насколько корректно получать тактовые (15 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.