Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38
  1. испльзования ип-блоков на kintex7 (6 ответов)
  2. КИХ(FIR compiler) с изменяемой полосой. (1 )
  3. вопрос по констрейнам (4 ответов)
  4. блочная память (2 ответов)
  5. лчм синтезатор (20 ответов)
  6. Плис в qfn корпусе с двумя pll или pll в qfn корпусе с 4 клоками (2 ответов)
  7. USB интерфейс с помощью CY7C68013A. (15 ответов)
  8. Тактовый сигнал 1 кГц (33 ответов)
  9. D-триггер c входами С и ENA. (42 ответов)
  10. USB, ПЛИС Spartan 3e и компьютер (3 ответов)
  11. Проблема с программированием по JTAG (17 ответов)
  12. Работа с NAND Micron (5 ответов)
  13. Gowin Semiconductor? (1 )
  14. Отечественные ПЛИС отзывы (24 ответов)
  15. FIR Compiller Xilinx (0 ответов)
  16. Как правильно в плис делить (20 ответов)
  17. Altera JESD204B Reference Designs (4 ответов)
  18. ALTLVDS_RX на Quartus 15 + Cyclone V (3 ответов)
  19. altpll_reconfig (1 )
  20. чтение бинарных данных из файла (4 ответов)
  21. XC9500XL и PULLUP (2 ответов)
  22. Много тактовых в большом проекте (13 ответов)
  23. Import ip-core из ISE 8.2 в ISE 14.7 (2 ответов)
  24. GTX для Xilinx (5 ответов)
  25. Zedboard. Нет данных с UART'a (0 ответов)
  26. ip core DVB-ASI (9 ответов)
  27. доступ к EPCS в пятом циклоне (6 ответов)
  28. Xilinx Spartan 6 (4 ответов)
  29. Питание банков Циклон5 (2 ответов)
  30. Вопрос по загрузке_прошивке Cyclone-2 (42 ответов)
  31. DDR3 сигналы (7 ответов)
  32. Преобразование типа character в std_logic_vector (1 )
  33. Не получается разместить PLL (5 ответов)
  34. Работа с памятью в ПЛИС через интерфейс SDRAM (4 ответов)
  35. Соединение Spartan6 с DDR2 (4 ответов)
  36. Xilinx Artix-7 FPGA AC701 Evaluation Kit (2 ответов)
  37. Здравствуйте помогите с выбором ПЛИС начинающему. (24 ответов)
  38. Считывание и программирование флеш памяти через JTAG (32 ответов)
  39. Filter phase noise (filter jitter) (4 ответов)
  40. Миграция проекта Spartan 3 -> Spartan 6 прошла неудачно (5 ответов)
  41. Квадратурный смеситель и постоянная составляющая (43 ответов)
  42. Оценка мощности Xilinx (3 ответов)
  43. нужна подсказка по System Monitor на Virtex6 (1 )
  44. Длительность фронта внешнего тактового сигнала в FPGA (8 ответов)
  45. Сделать AVI файл с помощью Nios (0 ответов)
  46. Модуль сортировки (3 ответов)
  47. Xilinx XPE. Ошибка в скрипте оценки мощности (0 ответов)
  48. Логистическая функция в HDL (11 ответов)
  49. Ethernet на ПЛИС (51 ответов)
  50. Xilinx PLL (9 ответов)
  51. xilinx fir compiler 5.0 (2 ответов)
  52. MAX10 + Quartus , velilog (1 )
  53. Счетчик нажатия кнопок на LDM-XC3S500E-PQ208 (Spartan 3e) (17 ответов)
  54. Не могу прошить FLASH-память через PFL (5 ответов)
  55. LDM-XC3SxxxE-PQ208 (XC3S500) и USB3300 USB HS Board (22 ответов)
  56. Слетает прошивка на CPLD (6 ответов)
  57. Работа ПЛИС на точной частоте (17 ответов)
  58. проблема с клоками в spartan-6 (1 )
  59. Xilinx FIR Comiller (3 ответов)
  60. Не могу запилить функцию P=A1:B1+C1+PCIN na DSP48E1 от кинтекс. (3 ответов)
  61. 1 проект на altera и xilinx. последний работает некорректно. (4 ответов)
  62. Две MAX II CPLD (29 ответов)
  63. Вопросы по надежности (6 ответов)
  64. CAN IP Core Xilinx (0 ответов)
  65. Помогите выбрать плату SDR (для OFDM) с ПЛИС и поддержкой интеграции с матлабом (17 ответов)
  66. Потеря пакетов по Ethernet'у (5 ответов)
  67. Cyclone III память (13 ответов)
  68. Altera FIR Compiler (4 ответов)
  69. Cyclone III PLL (1 )
  70. Простая обработка UDP на Xilinx (6,7) (7 ответов)
  71. Два клока в списке чувствительности (20 ответов)
  72. Метастабильность по входу CE для FF Xilinx (49 ответов)
  73. Как правильно прописывать констрейны для DQS? (1 )
  74. Передача потока данных по TCP. (1 )
  75. Отечественные генераторы частоты (5 ответов)
  76. как избавиться от recovery violation reset-сигнала? (15 ответов)
  77. altpll pre-divider N (0 ответов)
  78. Как привести проект на CPLD в приемлемое состояние (10 ответов)
  79. Плата расширения(датчики) для ПЛИС (6 ответов)
  80. Кратные частоты и CDC (4 ответов)
  81. TDC на FPGA (16 ответов)
  82. Питание ПЛИС (19 ответов)
  83. как реализовать сдесь комплексно-сопряженный спектр ПСП (новичок) (4 ответов)
  84. Детектор наличия частоты. (11 ответов)
  85. Конфигурирование и тактирование ПЛИС (1 )
  86. Float в тестбенчах (4 ответов)
  87. Прием данных по прерыванию (4 ответов)
  88. Небольшой вопрос по QDR-IV (2 ответов)
  89. xilinx tri mode ethernet mac (22 ответов)
  90. Прошивка FLASH xcf04s (Spartan 3e) (10 ответов)
  91. Ethernet. "Подрался" с Программистом-линуксоидом. (4 ответов)
  92. Соблюсти временные диаграммы на 200 Мгц (3 ответов)
  93. Нужна онлайн помощь в освоении quartus2 и сопутствующего софта (8 ответов)
  94. Задержки в корпусе ПЛИС (7 ответов)
  95. Измерение фазы двух меандров (19 ответов)
  96. Как называется разъем, применяемый в шлейфе программатора Xilinx? (4 ответов)
  97. ПЛИС для обучения (8 ответов)
  98. Помогите новичку определится. (12 ответов)
  99. Создание блока памяти RAM в ПЛИС (14 ответов)
  100. Упаковать 20 пар DDR LVDS в 10 пар Lattice MachXO2 (5 ответов)
  101. MAX V - конденсаторы на питании (10 ответов)
  102. Вопросы по Altera PCIe Hard IP core (3 ответов)
  103. Синхронизация начала выборки АЦП (12 ответов)
  104. Altera Soft LVDS MAX 10 FPGA (4 ответов)
  105. Xilinx System Generator: что с выходным сигналом? (4 ответов)
  106. сумматор при сложении возникают ошибки (11 ответов)
  107. Разработка цифрового устройства на ПЛИС. Помощь выбора. (13 ответов)
  108. аппроксимация деления (14 ответов)
  109. MII (9 ответов)
  110. Atheros AR8035 (34 ответов)
  111. Nios II + CFI flash (1 )
  112. Синхронизация блоков в ПЛИС (3 ответов)
  113. Xilinx Chip_Scope (5 ответов)
  114. System console & Signal Tap (0 ответов)
  115. FIFO на DDR2 (10 ответов)
  116. MJPEG на ПЛИС (24 ответов)
  117. Залить данные в ПЛИС altera (8 ответов)
  118. Увеличить макс. размер пакета UDP на ML605 (10 ответов)
  119. ПЛИС + WIFI (19 ответов)
  120. ml605 diff pair (6 ответов)
  121. Плохие slack-и в IOE на Cyclone5 при тактировании через PLL (4 ответов)
  122. ALTERA CRC MegaCore (21 ответов)
  123. Тренинги (1 )
  124. Запись .jic файла в EPCS через программу из NIOS II. (13 ответов)
  125. Где можно прошить SX-A FPGA от Microsemi (Actel) в TQFP-100 (Москва)? (2 ответов)
  126. питание EPM240 (2 ответов)
  127. Нажатие кнопки (15 ответов)
  128. DDS compiler 4.0 : есть вопрос (4 ответов)
  129. Преобразование видео формата на ПЛИС (16 ответов)
  130. Захват и вывод VGA на несколько мониторов (16 ответов)
  131. Впервые собираю большой проект. Есть вопросы... (7 ответов)
  132. Xilinx ChipScope (8 ответов)
  133. Max10sae144 конфигурация выводов (5 ответов)
  134. передача по Camera Link протоколу с ПЛИС MAX10 Altera (17 ответов)
  135. Через некоторое время перестает работать проект (8 ответов)
  136. тактовые сигналы с шагом фазы <15 градусов (5 ответов)
  137. Получение значения (7 ответов)
  138. EBR в ICE40 (0 ответов)
  139. Надежность Lattice CPLD (1 )
  140. Пара вопросов по EPM1270T144C5N (1 )
  141. не всегда запускается полностью программа на ПЛИС, в чем может быть завязка? (5 ответов)
  142. Документация (0 ответов)
  143. Обработка данных с АЦП (0 ответов)
  144. Сквозное прохождение сигнала через два триггера (5 ответов)
  145. Подскажите по оптимизации (11 ответов)
  146. SOCKIt & Ethernet (4 ответов)
  147. Displayport на Zynq-7000 (3 ответов)
  148. Передача данных из SPI в SPI (16 ответов)
  149. Подстройка частоты (13 ответов)
  150. Симуляция Altera FIR в Modelsim (0 ответов)
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.