Хочу получить, то что показано на картинке, но только без ручной "доработки напильником".
Нажмите для просмотра прикрепленного файла

Теперь по порядку:
На плате есть dynamic shape, сквозь который проходит проводник cline. Проводник подключается к BGA, у которой есть выделенный constrain space region.

Хочется чтобы когда проводник входил в constrain space region, зазор dynamic shape, вокруг проводника автоматически уменьшался. Допустим с 0,7мм до 0,2мм. Пока это получается сделать только если проводник "разделить" на два cline, используя fix либо свойство mark as fanout. А иначе по всей длине проводника получается зазор наибольший зазор(который задан net class-class), а зазор указанный в region (или region class, или region class-class) не учитывается.

Может нужно указать свойство в pcb editor или еще что-нибудь?

p/s allegro 16.3h30