Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Подскажите по LVDS. Что то не пойму...
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
inco
Альтеровскую документацию прочитал. Как генерить модули вроде понятно. Не пойму как строить внешнюю систему управления к ним?
Допустим у меня есть 4 выходные линии данных lvds и одна линия clock для них. Мне надо передать допустим раз в секунду
128 байт данных в другую ПЛИС, где стоит lvds приёмник. Вот я и не пойму как управлять lvds линией? То есть, частота на выходе lvds передатчика (на линии clock) должна идти непрерывно или её можно включать на момент передачи данных а затем выключать?
То есть, я не пойму нужен ли мне дополнительный шестой сигнал (для внешней ПЛИС), что то типа разрешения приёма данных приёмником другой ПЛИС или нет и можно управлять клоковым выходом?
MadGarry
Цитата(inco @ Mar 13 2012, 23:40) *
То есть, я не пойму нужен ли мне дополнительный шестой сигнал (для внешней ПЛИС), что то типа разрешения приёма данных приёмником другой ПЛИС или нет и можно управлять клоковым выходом?

Интересный вопрос. Думаю что с точки зрения LVDS-физики процесса приема/передачи сигналов ограничений нет. Можно генерить клок как непрерывно так и пачками на время передачи пакета (конечно если частота не очень высокая). Но вот на приемной стороне необходимо как-то различать состояния "прием пакета", "пакет принят" и "готов к приему пакета". Хотя если на приемной стороне складывать входные данные в двухпортовое FIFO и внутренним клоком мониторить наличие/отсутствие входного клока то все эти состояния можно обеспечить без дополнительного сигнала.
inco
Частоты высокие пока планирую 200 МГц (поток 400 Мбит) но может придётся ставить 300 (поток 600), времени на передачу очень мало. Надо передать как можно быстрее. Наверное придётся делать дополнительный сигнал enable чтобы частоту не дёргать. По идее
на стороне приёмника pll будет работать стабильнее. Интересно может кто-то уже делал что-то подобное?
Костян
На такой скорости можно и без clock линии обойтись.
http://www.google.by/url?sa=t&rct=j&am...pjiHxh7DoLUhZAw
Поток кодировать кодером 8b/10b.
inco
У меня Циклон 4Е и декодирование/кодирование придётся делать самому. Что-то не очень хочется. Проще воспользоваться готовой функцией.
Костян
QUOTE (inco @ Mar 14 2012, 08:09) *
У меня Циклон 4Е и декодирование/кодирование придётся делать самому.

я дал ссылку на app и реализуется это хоть на altera хоть на xilinx

QUOTE
Что-то не очень хочется. Проще воспользоваться готовой функцией.

ну тогда ой.
stu
Цитата(inco @ Mar 14 2012, 13:09) *
У меня Циклон 4Е и декодирование/кодирование придётся делать самому. Что-то не очень хочется. Проще воспользоваться готовой функцией.


8b10b - есть готовый модуль. http://asics.chuckbenz.com/ - ссылка на верилог. "My open source 8b10b encoder/decoder"
и еще, мегавизард позволяет вставить альтеровский модуль 8b10b для Циклон 4Е
inco
Спасибо! Наверное буду пробовать разные варианты. А там что быстрее заработает то и оставлю.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.