Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: помогите разобраться с внутренней памятью ПЛИС
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
rabotnik
необходимо добиться максимального быстродействия при работе с памятью. в даташите на Stratix2 указано быстродействие внутренних блоков памяти 250 MHz, создал проект, подключил RAM память на базе M4K, подаю на нее 250 MHz, при чтении из памяти данные выдаются через 12 нс. получается проекты, чтобы работать с этой память должны работать на 83 MHz (12 нс). не могут ли данные из памяти читаться быстрее?
des00
RTFM!!! что за мода пошла сначала делать, а потом читать %)
Serhiy_UA
Цитата(rabotnik @ Mar 19 2012, 18:45) *
необходимо добиться максимального быстродействия при работе с памятью..

Сделайте память с широким словом. Считывание в регистр, а потом коммутируйте с этого регистра поля.
rabotnik
Дело в том, что у меня в проекте адрес 8-битной ячейки памяти выбирается случайно, тогда получается что считывание всей памяти в регистр не оправдывает использование памяти....
des00
смысла переходить на регистры нет, да и второй стратикс позволяет много больше sm.gif
Serhiy_UA
Цитата(des00 @ Mar 20 2012, 10:48) *
смысла переходить на регистры нет, да и второй стратикс позволяет много больше sm.gif

Спасибо за информацию, не знал..., хотя с данный момент ковыряю именно второй стратикс. Эта фитча с двухпортовым ОЗУ решает многое, и, похоже, более всего подходит автору топика...
rabotnik
разобрался, 12 нс были из за задержки на путях пины-память и память-пины, то есть смотрел скорость чтения не на регистрах адреса и данных компонента памяти...
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.