Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Altera DDR2 controller
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
DmitryR
Чип EP4CGX22CF19C7, контроллер DDR2 8 бит, 125 MHz. Все SDC контроллера подключены, внешние частоты описаны в общем SDC. TimeQuest не ругается.
Однако при симуляции (timesim, с подключенным SDF) контроллер падает по времянке, см. приложенную картинку.
Внизу после разделителя dpio на графиках выведен буфер DQ[0] и видно, что иногда выдает X. Однако на мой взгляд это нормально - на то она и калибровка: контроллер ищет точки, в которых данные уже приходят неправильно и ставит фазу посередине. Видно, что в первой итерации ему это удается, он дважды достигает неправильных фаз и выравнивается. Однако во втрой итерации при достижении неправильной фазы CS, RAS, CAS и WE становятся в X и контроллер перестает работать.
stu
возможно не совсем в тему, но...
Есть SD-карта. Там сжатый видеофайл(96*96 пикс, 25кадров/сек, 24 бита на цвет к примеру). Надо его выдать, как DVI-поток. Есть предложение считать его полностью с помощью МК в ОЗУ, затем выдавать с помощью Циклона 3. Думаю, если писать прогу для работы ПЛИС с ОЗУ и МК, уйдет много времени. Есть какие-нибудь идии, как сделать проще? Ролики, понятно, короткие
alexadmin
Цитата(DmitryR @ Mar 20 2012, 12:39) *
Чип EP4CGX22CF19C7, контроллер DDR2 8 бит, 125 MHz. Все SDC контроллера подключены, внешние частоты описаны в общем SDC. TimeQuest не ругается.
Однако при симуляции (timesim, с подключенным SDF) контроллер падает по времянке, см. приложенную картинку.


External Memory Interface Handbook
Volume 3: Reference Material
Table 13 – 6 summarizes unsupported features for Altera’s ALTMEMPHY-based external memory interfaces.

DDR and DDR2 SDRAM Timing simulation

PS Для UniPHY то же самое.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.