Доброго времени!

Подскажите, пожалуйста, возможно ли работать с NAND флешью без аппаратного контроллера(через GPIO)?

Можно
Пример тут

Можно узнать для чего? Не проще взять МК с аппаратным контроллером или на крайний случай SPI или I2C флешку?

Большое спасибо!!!

Проще, но не дешево.
По моим наблюдениям, производители МК встраивают либо контроллер динамической памяти, либо контроллер нанда.
Это в дешевых МК. А мне нужно и то, и другое.

SPI, I2С - очень уж дорогая единица объема памяти получается.

Смотря сколько надо памяти. А SDшка не подойдет?



А если вместо DRAM контроллер SRAM будет + NAND при цене в 110-170р? STM32F101-103

Она под другие задачи отведена. =)

1 МБ SRAM ~ 500 руб. =(
1 МБ SDRAM ~ 3 руб.
Все изделие стоит дешевле...

Эмм......откуда такие цены? MT45W8MW16BGX -> 16MB 360р = 22,5р/MB, не 3 рубля конечно, но и не 500))
Если не секрет какой контроллер используете? Сам положил глаз на STM32F207 + SRAM + NAND.

LPC1788?

Пока не ясно.

Да, действительно, не 500)
На мой взгляд, раз уж можно реализовать работу с NAND'ом через GPIO, лучше смотреть на МК с контроллером динамической памяти, чем NAND'ы.

Согласен, но МК с поддержкой динамической памяти стоят дорого. Например, тот же LPC1788 обойдется раза в два дороже STM32F207, да и в наличии смотрю не везде он есть, в отличии от последнего. Так что STM32F207 + 32 MB SRAM и LPC1788 + 32MB DRAM примерно в одной ценовой категории.

При маленьком объеме необходимой памяти - соглашусь...

NAND хорошо вешается на SRAM контроллер. Получается гораздо быстрее, чем просто на GPIO.

Всё изделие стоит дешевле? И при этом такое количество разнородной памяти (SDRAM+NAND+SD)?
Если стоит вопрос о цене, то обычно стараются уложиться во внутренюю память кристалла, либо обойтись минимумом памяти одного типа (меньшее кол-во микросхем).
Может стоит двигаться в направлении оптимизации ПО и не использования всяческих линухов? Это даст больший экономический эффект чем вешание на GPIO.

Это как? Может NOR?

И NAND тоже. ALE, CLE на любые адресные линии. Остальное очевидно. Записью в определнные адреса генерируются все необходимые сигналы.

Они же по разному тактируются, чего-то я не пойму, как такое возможно?

Что там тактировать? WE, RE те же. Шина данных... хм. паралельная. CS - логика та же.

#NAND_CE и #NAND_BUSY вешаете на любые GPIO ноги контроллера.
Шину данных D0-D7 как есть на шину данных SRAM. #NAND_WE, #NAND_RE соответственно на #WR, #RD SRAM.
Далее - NAND_CLE, NAND_ALE можно прицепить к любым адресным линиям, например, CLE - A16, ALE - A15. Тогда записью "в память" по адресу SRAM_BASE + 0x10000 (при активном #NAND_CE) можно подавать команды в NAND, а записью в SRAM_BASE + 0x8000 - устанавливать адреса блока и страницы NAND.
После установки команды и передачи адреса (дождавшись готовности #NAND_BUSY) всю страницу NAND можно считать обычным memcpy() с адреса SRAM_BASE + 0x00.

В принципе и CE можно повесить на CS. Но лучше сверится с диаграммами.

Если память "умеет" режим CE don't care (а сейчас почти все умеют), то можно на CS.

Кажется разобрался. Меня смущал CLK в Burst режиме, а для NAND'a получается асинхронный режим SRAM контроллера нужен.