Задача - прошивка Spartan-6 через сервисную ПЛИС в Slave Serial режиме. Генерю bin файл прошивки. Нужно-ли в этом файле, что-то корректировать или обрезать перед трансляцией его на ногу Din?

Нет, не нужно. Максимум порядок бит развернуть, если потребуется.

А зачем их разворачивать-то ?
Тут же используется serial slave, а не parallel slave; поэтому, при необходимости, можно "просто" пихать другой стороной вперёд: младшим битом вперёд, вместо старшего (ну или наоборот).

Ну, я как бы это и имел в виду.

Имею похожую задачу. На плате есть 2 штуки Virtex и 1 Virtex-E. В качестве конфигуратора используется CPLD. Все линии DIN, DONE, CLK, INIT, PROG, M0-M2 от каждой FPGA разведены раздельн на эту CPLD. В данный момент получилось конфигурить каждый вёртекс в отдельности. Просто коммутирую сигнал PROG по очереди на каждый из вёртексов и вливаю импактом соответствующий *.BIT в режиме SlaveSeial. Хочется научиться конфигурить все три вёртекса цепочкой. Не пойму, как это сделать. Объединил их в цепь по DOUT-DIN, DIN программатора подключил к DIN первого чипа, CLK и PROGи всех трёх запараллелил, М(2..0) = 011 (режим SlaveSerial без pullup). Вроде бы, всё, как в даташите. Непонятно, что надо сделать со всеми DONE. Когда в импакте создаю цепочку из трёх файлов и запускаю, импакт ждёт поднятия DONE после первого файла. Если получает его, говорит, что всё сделано и соответственно остальные 2 файла не льёт. Если же после заливки первого файла не дать ему DONE, то обламывается с ошибкой и, опять же, остальные файлы не льёт. Что делаю не так? Как заставить импакт залить всех трёх вёртексов по цепочке?

Судя из DS123 Figure 14 все DONE собираются в кучу и подтягиваются к vcc.


Я правильно понял..у вас Design Revision Control Logic сделана на CPLD, а льете вы через JTAG, как показано в DS123 Figure 14? Попробуйте капнуть глубже, например xapp693...или что-то в этом роде

По правде сказать, не понял, что за фигура 14 в DS123. То есть, в моём даташите она совсем не в тему. Объясню на пальцах. На плате есть флешка 29lv160, подключенная к CPLD-конфигуратору. К этой же CPLD подключен разъём, через который конфигурятся вёртексы. Но не к JTAG, а отдельно, на IO-пины. Сюда же разведены все сигналы SlaveSerial портов всех трёх вёртексов. JTAGи вёртексов не разведены никуда. Поэтому конфигурить можно только через SlaveSerial. Флешку пока не трогаю, оставляю на будущее. В данный момент мне надо понять, как заставить Impact влить последовательно все 3 файла конфигурации для вёртексов. Я создаю в нём цепочку из 3 файлов, запускаю, он вливает первый файл, получает в ответ DONE и пекращает лить, говорит, что всё сделано. Если же после заливки первого файла не дать ему DONE, то он обламывается "Program Failed". Где бы взять его времянки? Что он хочет получить в ответ после заливки очередного файла, чтобы начать заливать следующий?

With additional control logic, the individual devices can be loaded separately by asserting the CS_B pin of each device in turn and then enabling the appropriate configuration data. => DS123 Figure 14 в этом ДШ - это как раз ваш случай....пробуйте..может поможет.