Добрый день Господа

работаю в OrCad (Layout)

Моя первая плата в 4 слоях
Прошу покритиковать

Заранее благодарю.

Критики будет мало так как файл max открыть нечем, и думаю что это не только у меня так...

... Хм ... Думал Оркад более распространен ...
Выкладываю в ПДФе

OrCAD Layout уже пару как вообще отсутствует в комплекте софта Cadence SPB... так что уже можно говорить о нем в прошедшем времени - был распространен Ну и насколько был распространен это тоже вопрос. Где-то в голосовании выходило второе место, но это был опрос 2005-2011 годов. Сейчас четвертое место, но вопрос о каком Оркаде речь - старом Layout или новом OrCAD PCB Editor.

ИМХО выглядит аккуратно, явных ляпов не заметил. А в тонкости вдаваться и анализироавть каждую линию и полигон... уж не обессудьте.

Критика от Layout'а:
Unrouted - 3
Partials - 16
DRC errors - 21

Vias per Conn - 0.22 - для четырехслойки очень малое значение, не нужно экономить Via.
Блокировочные конденсаторы местами подключены длинными тонкими проводниками.

Есть пару вопросов
1. Можно ли не делать Термал Релиф по внутренним слоям?? Плата будет собиратся паяльником.
2. Нормально ли разведена земля Хватит ли полигона по одному внутреннему слояю или лучше добавить по внешним и все прошить отверстиями ??
3. Кто возился с СТМ32 4-й серии Не мало ли конденсаторов по питанию ??



Расскажите пожалуйста как вы получили такую критику
У меня пишет ДРЦ еррорс = 0
Все расстояния = 0,2

1. Можно. А смысл?
2. Нормально. Непонятна сама идея рисовать внутренние слои как signal с полигонами.
3. Лучше схему покажите.

SMD с Via в площадке представляются сомнительным решением. Без большой и обоснованной нужды я бы не применял.

Выглядит вполне разумно. Непонятно, зачем заливка под DA1 и др. Если там thermal pad - тогда почему не снята маска? Я бы, как минимум, отвел заливку подальше от пинов и сделал ее прямой линией, а не огибающей пины. Это же относится к остальным заливкам. Чтобы не ругался на Bad Via Location - разрешите Via Under Pad.

Это все Bad Via Locations. Кстати, зачем у Via заданы гигантские пады в PWR/GND?

To aaarrr
Значения у VIA по внутренним слоям стандартные оркадовские
Еще не смотрел что требует по этому поводу изготовитель.

1. Смысл не делать термал релиф по внутренним слоям - в основном минимизация импеданса в цепях
блокировочных конденсаторов Да и везде где есть переходные отверстия.
Вопрос, не скажется ли это на чем либо касательно технологии
Не приведет ли то в браку или не надежным переходным отверстиям ??
2. Начинал рисовать их рассчитывая на то что по этим слоям будут дорожки
+ на мой взгляд так нагляднее. В этом есть какойто минус или просто непривычно для Вас ??
3. Схема в третьем посте

Наличие отверстия в СМД пине конденсаторов под процессором - минимизация контура тока блокирующих конденсаторов под процем

Слышал что при пайке в печке зачастую такие площадки непропаиваются - в этом минус.

Чем так плоха эта дырочка если плату будем паять вручную ??


То Alex11 - Термал педа нету
Это Экран. По привычке от 2-х слойных плат заливаю землей под микросхемой Вы считаете не стоит ??

Просто странно получается - с одной стороны, минимизация импеданса (не нужная по большому счету в данном случае), а с другой - явно малое количество Via и длинные тонкие проводники.
Я бы делал классическим образом:
- питание/земли во внутренних слоях, полигоны во внешних - только при насущной необходимости
- от площадок блокировочных конденсаторов толстый проводник минимальной длины к Via
- thermal relief не убирал бы
- на Via не экономил (нормальное значение Vias per Conn для четырехслойной платы где-то 0.5-0.8)

Но в данном случае это все более вопросы вкуса, за исключением, разве что, Via внутри площадки - они мешают и при ручном монтаже.

To DeXteR:
Если считаете, что экран нужен - делайте. Я схему не смотрел и не оценивал необходимость. Вопрос в другом. Судя по зазорам, Вы рассчитываете не на топовое производство. В этом случае лучше делать полигон с прямыми линиями, а не обтекающий пады. Меньше шансов, что усы прорастут.

Спасибо за совет
Производить будет TePro
С ними тесно налажено взаимодействие у заказчика
Насколько они топовые - не знаю
Но на 2-хслойных усы не отрастали ни разу =)

В общем имея в виду все вышесказанное плата работать будет - что не может не радовать =)

Еще есть вопрос к знающим
На разъем Х5 (см. SCHEMATIC1___PAGE1.pdf ) подключены 4 датчика тока типа LF205 с развязанным от этой схемы питанием
Выход датчиков - ток пропорциональный силовому току в проводе
Пять резисторов подключенных к выходу стоят для преобразования этого тока в напряжение и далее сигнал усиливается и нормируется инструменталками AD623

Вопрос Правильно ли ставить этот резистор вблизи усилителей или лучше перенести на плату датчиков ??
До платы довольно таки длинный провод проходящий через силовые цепи.

Правильно ли выполнена разводка в этом месте ??

Под корпусами DA1, DA12, DA23 - DA24 я бы заливку убрал.

И буферы заменил бы на SN74LVC14ADGVR, SN74LVC14APWR.
Все таки меньше корпусов паять и конденсаторы лишние не нужны.

Если SOT23 корпус используете, то и дискреты тоже в корпусе 603 неплохо бы.
Если это конечно не требования такие, чтобы меньше 0805 не использовать.

Хотя у нас и при ручной пайке 0402 паяют.

В общем неплохо для начинающего.

ПС: Эту плату можно в двух слоях развести.





Резисторы рядом с усилителем ставят. Где напряжение формируется там и усиливается.
Иначе надо дифпарами вести до усилителя, что бы наводок было меньше (если там уровень в десятки мВ).

Совет:

Монтажные отверстия и разъемы после окончательного размещения на плате лучше фиксировать.
Так проще работать если потом потребуется чего-то двигать на плате.

Добавил бы подтягивающий к земле резистор 10К (pulldown) на сигнал JTAG TCK.

Резисторы R47-R56 у выхода буферов лучше бы установить (и разводить проще и правильнее хотя и не на этих частотах),
Кстати 1 ом не слишком ли мало? 100 ом было бы оптимальней.

Корпуса поставил такие потому как когда используешь SN74LVC14ADGVR помеха с одного канала пролазит на соседние
Так они меньше связаны и меньше проблем.

0805 использую потому как другие у нас плохо доставабельные.

Касательно номинала 1 Ом - тут явно ошибка вышла
Вообще триггеры Шмитта питаются от 5 вольт и вроде как этот процессор позволяет 5 вольтовые сигналы подавать на входы
Но насколько это можно реально и к чему приводит - не проверял.
Просто поставил резисторы чтоб лишнее упало если что.


Спасибо за комментарии и советы !!!

И еще на многослойках иногда хорошо маркировку (нумерацию) слоев добавить.
Так чтобы видно было последовательность слоев на готовой плате.

Нажмите для просмотра прикрепленного файла

Иногда у производителей лажа случается.
Когда слои перепутают, когда и вовсе внутренний слой отсутствует.