если кто-то сталкивался с такой штукой, то подскажите, пожалуйста: когда именно происходит запись в ячейку памяти? Даташит смутно упоминает, что в момент пересечения E_b и W_b, а verilog-модель -- что во время перехода "/" сигнала W_b при E_b = '0'.

Вот чешу репу и думаю -- кому ж верить?

Чего смутного? Запись может быть E- или W-controlled

"All write occurs during the overlap of E low and W low."
См. фигуры 3.4 -3.5

А верить даташиту...и модели.
Модель, если основываться на Ваши сведения, делает W-controlled.
Что в принципе и типично. Обычно мастер (процессор или еще кто там на шине главный)
сначала ставит CS/ (E/ ) и пишет по стробу WR/ (W/)