Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Avalon-ST
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
Orochi
Задался целью разобраться, как всё-таки работает Avalon-ST и посмотрел SignalTap следующую (картинка 1) конструкцию.

Посмотрел сигналы между SG-DMA и Timing Adapter 1 и получил "картинка 2".

Такое подключение было сделано по какой то из альтеровских мануалов и работает. Вопрос в другом: как видно из списка сигналов имеем: out_valid, out_ready, out_data, out_empty, out_startofpack, out_endofpack. Из полученных диаграмм видим что out_valid всегда 1, и по сути данные передаются по готовности (out_ready). Почему же не используются сигналы out_startofpack и out_endofpack? На всякий случай приведу настройки SG-DMA и Timing Adapter 1.

rainzz
Возможно потому что в SGDMA не включен пакетный режим (Enable burst transfers)?
alexPec
Я бы на Вашем месте не задумывался, понять логику альтеровцев в этих ядрах - отдельная задача. Сам на этом прокололся, думал моя логика с их совпадает. Такая штука например была: я думал что в дма стриме SOP формируется только когда устанавливаешь в регистрах специальных битик при инициализации трансфера - ничего подобного! Оказалось (долго искал, нашел сигналтапом) SOP формируется несколько раз посередь трансфера, случайно, в разных местах, только без сигнала datavalid. Поэтому лучше как рекомендуют, так и делать, строго в соответствии.

А сигналы SOP и EOP (если не ошибаюсь) формируются в начале (конце) трансфера если установить нужный битик в регистрах ДМА при инициализации трансфера, т.е. по сути софтовые сигналы, синхронизированные аппаратно со стримом.
Orochi
Спасибо большое за ответы, буду дальше разбираться с DMA и Avalon-ST.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.