Прошу сильно меня не пинать , я в этом деле новичок, но конструктивным советам буду рад.
Вопрос: как объединить две плисины Xilinx посредством двухпортовой ОЗУ. ПЛИС virtex-5. Подозреваю это сделать с помощью контроллера mpmc, внешней ОЗУ и microblaze, но какую конкретно взять память, посредством какой шины подключить определить не могу, какие должны быть параметры и на что обратить внимание следует?

2 stbekas
а почему нужно именно двухпортовое озу для связки 2х плисин ??

Одна пишет в нее данные от Ethernet-MAC, другая их читает и транслирует наружу в другом формате. Как еще это можно сделать?

2 stbekas
Сделать это можно по разному, на мой взгляд внешняя двухпортовка это не самый лучший варинат в данном случае.
Всё зависит от bit-rate который вам нужен для передачи информации. Вариаций тут может быть много - от UART на LUT+REG до GTP. Нужно знать bit-rate чтобы понять как оптимально сделать передачу данных.
И почему вы не рассматриваете всю реализацию в одном камне V5? Зачем делать такой бутерброд ?

В том то и дело что это должен быть однонаправленный многовходовый коммутатор Ethernet с одним выходом, и скорость передачи в нем на одном порту около 200Mb/s, соответственно за основу взят вариант установки отдельного сетевого процессора на каждый канал.

2 stbekas
В итоге имеем
А сколько входов в железе ?? Потом "200Mb/s" - это 1G Ethernet. Итого у вас есть N х 1G Ethernet входов и один выход (какой стандарт выхода кстати ?) ?

Выход тотже, входных портов 8 штук (стандарт на входах и выходе Gigabit).
Gigabit, конечно, не в смысле четких требований к коммутатору в соответствии с IEEE 803.2. Но как стандарт физического и MAC уровней и скорость обмена больше 100 Мбит/с

2 stbekas
Не влезет 8 х 1G Ethernet в 1 х 1G Ethernet или у вас какая то хитрая логика комутации ?

Как вариант, кстати, посомтрите в сторону http://www.cavium.com/OCTEON_MIPS64.html или того же но других контор.

Скорость не особо важна, главное чтобы подключение было по стандарту Gigabit, нагрузка каналов там предполагается минимальной. Так как по существу вопроса о двухпортовой ОЗУ?

Приветствую!



Надо бы четче представлять задачу - каков предполагаемый трафик , требуемый объем озу, алгоритм обработки и доступа к данным, задержки доступа к памяти? Какую двухпортовую память хотите использовать SRAM, QDRAM VRAM ?

Можно ведь на одной FPGA сделать обычный много портовый контроллер DDR, а со второй FPGA просто читать/писать от/туда данные через какой нибудь интерфейс к первой FPGA - начиная от простейшего параллельного до например Aurоra.

Так что вариантов масса аж глаза разбегаются

Удачи! Rob.

По-существу:
1) можно взять стандартный контроллер SRAM для Микроблейза на PLB или AXI (не помню как он там называется)
2) можно самому написать его
3) Как уже говорилось выше +100500: при минимальной нагрузке, проще всего забить на DP память и сделать всё на одной ПЛИСИне с буфером на внешнем однопортовом ОЗУ (DDRx SDRAM или SRAM). Физические уровни для экономии ного-выводного ресурса подключить по SGMII или RGMII.