Есть идея в своем блоке подключить последовательно JTAG ПЛИСов на разных платах (циклоны 4). При этом длина проводников получается большая, сомневаюсь будет ли вообще такое работать.

Подскажите, где написано, какая длина проводников допустима, поможет ли использование перед каждой платой буфферов или еще как-то? Сейчас длина проводников на печатных платах может составлять до 20 см, но перед каждой платой и каждой ПЛИС стоят буфферы.

Где то прописано, что надо использовать буферы, но идея сомнительна.
Если стендовое оборудование до уровня узлов, смысла нет. Ибо в в блоке отсутствие промежуточных узлов надо заглушками замещать ( или появляется понятие эталонный промежуточный узел).
Да и BH10 на лицевой панели - полный бред. А если на узлах группа разработчиков сидит, умаятесь их вместе собирать.

Буферы подключены таким образом, что в случае отсутствия одной из плат, эта плата выпадает из цепочки. То же самое происходит когда подключают JTAG разъем в какую-либо плату. Для этого на каждой плате есть сигналы JTAG_ON, BOARD_ON. На лицевой панели не BH10, а герметичный разъем, который позволил бы прошить все девайсы не вскрывая прибор, вместо удаленки. Основное сомнение именно длина проводников.

И все же слово лицевая панель присутствует для каждого узла. И заморочки с замыканием и размыканием цепочки.
Не только длина проводников может беспокоить.
Например многие запускают кварцевый генератор на плате после загрузки FPGA. В контейнере бывает не программируется, на столе программируется. Придется вылизывать цепочку. Кому?
Интересна идея технологического can на основных разъемах узлов.

Попробую подсказать по аналогии - мы делали нечто подобное, и не один раз, для Xilinx Virtex-4/5/6.

Все необходимые данные, времянки, нагрузочные способности и пр. мы брали:
1. конкретные времянки JTAG - из документации JTAG шнурков, которые мы планировали использовать;
2. маркировку выходных буферов - из схемы этих JTAG шнурков;
3. нагрузочную способность буферов и дополнительные задержки - из Datasheet'а на буфера.

В недостатках этого подхода - привязка на конкретный JTAG шнурок, но для нас это допустимо.
Если были "длинные" или нагруженные ветви - то использовали дополнительные буфера по всем JTAG сигналам.

У TI были такие микросхемы, которые позволяли делать несколько ветвей по JTAG...

Если ты о SCANSTA112, то это наследство от National Semiconductor.

+1.
ТС, Вам вместо буферов надо было изначально поставить эти самые микросхемы. Есть варианты и попроще, чем scansta112. Лично я юзал scansta112, но она оправдана, когда на одной плате много разнородных микросхем\цепочек, которые надо по-отдельности подключать в общую цепь. А если нужен просто подключатель платы к общей шине, то там есть варианты попроще, вот только забыл, как называется, что-то там про 74 серию...
Плюсы подхода в том, что не надо выводить эти спец. сигналы для управления цепочкой: подключение\отключение тех или иных модулей производится непосредственно через тот же главный jtag спец. командами. Просто и со вкусом.

Тоже стало интересно
Есть вот такая интересная штука DS26900
http://www.maxim-ic.com/datasheet/index.mvp/id/5479

Еще когда-то давно встречал какой-то малоизвестной конторы чипы.
Надо искать - так не вспомню.

ЗЫ
Корпус устрашающе большой у DS26900 - я пас...

Да, их несколько есть. Самое интересное, что мне попадалось, было у intellitech. Там они придумали некий проц, который помимо мультиплексора еще и тесты гоняет при включении питания, записывает результаты в встроенную флеш и т.п. Даже диагностика какая-то, вроде, была...

Что-то там эти буферы слишком навороченные. А схема с отдельными буферами у нас получилась намного проще и удобнее. Вопрос только, будет ли работать .

Да, точно - это они.
Самое сильное - конечно это BIST.

Работал с кроссами, где в цепи житага находятся десятки устройств. Длинна цепи там - метры, а для поддержания уровня ставят обычные буфферы - 245 или 244 элементы. Еще работал с платами, где ветви житага переключаются с помощью мультиплексора и джампера в управлении - никаких глюков.
Так что, ничего волшебного