Цитата
Source clock - Dedicated PLL input pin with direct connection to the PLL (not using global clock network)
Поковыряв пинаут лист не нашел ничего о выделенных ВХОДАХ. В хэндбуке есть табличка, но она показывает связь между линиями глобальных клоков и выходами PLL - полагаю это не то. Где искать?
И еще один момент ставит меня в тупик, касаемо подключения пары CK/CK# от памяти. Вот что там сказано на этот счет:
Цитата
Place any differential I/O pin pair (DIFFIO) in the same bank or on the same side as data pins. You can use either side of device for wraparound interfaces. The first CK/CK# pair cannot be placed in the same row or column pad group as any of the DQ pins.
Не понимаю что это значит? Клоки нельзя подключать к рядам/столбцам на которые повешены данные (DQ)? Но если посмотреть пинаут, то тогда их просто некуда подключить в пределах IO-банка. Ниже в документе на этот счет даны картинки, но на них ничего не разглядеть.
Вот этот гайд, конкретно на странице 3-35:
http://www.altera.com/literature/hb/extern...ry/emi_plan.pdf
