Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: корка DDR3 для Spartan6
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
cnn2
Симулирую DDR3 user design для Spartan6
Что делаю: пишу данные в фифо, далее подаю подряд две команды Write with Auto Precharge на запись в разные строки
Проблема: возникает задержка между двумя пакетами данных
Говорят, что задержки быть не должно, так как Precharge как раз еще во время записи заранее закрывает строку
и далее запись должна начаться без задержки
Кто-что скажет?
Timmy
Задержки быть не должно между разными банками. А между строками одного банка - должна быть обязательно.
cnn2
Задержка между банками есть около 5 тактов, при смене строк задержка около 22 тактов
Нет задержки при смене столбца
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.