Работаю с Циклоном третьим. И не получается ничего. Вот, на картинках прикрепил что получилось.
А нужно реализовать блок задержек чтобы потестировать самодельный HRPWM, как у TI.

Вы задержки на логике набираете? Так вроде никто не делает, т.к. от компиляции к компиляции все будет плавать, да и не стабильно будет работать и тема много раз обсуждалась. Задержку набирают обычно
1. с помощью временных ограничений - самый простой и используемый метод
2. триггерах - нужна тактовая
3. delay chaine - на входах-выходах и не везде есть возможность

Ищите темы - "синхронное проектирование", а о "ручных" задержках забудьте как о страшном сне!

вообще это тема в RTFM, зная хоть немного структуру целевой плис ответ почему так делать нельзя очевиден. А сделать нужно было через вставку примитивов LCELL + запрет их оптимизации. Но это только на столе попробовать, за необоснованное такое применение в товарном продукте, мои бойцы "получают" канделябром %)

Спасибо. Похоже, плохая идея (затея).