Полная версия этой страницы: LVDS на два банка.
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
на одном банке не хватает TX Буфферов для шины в 16 бит. Можно ли использовать буфферы соседнего банка? Как быть с клоком? (про питание я знаю).
Цитата(Methane @ Aug 9 2012, 11:57) 
на одном банке не хватает TX Буфферов для шины в 16 бит. Можно ли использовать буфферы соседнего банка? Как быть с клоком? (про питание я знаю).
Укажите ПЛИС по которой Вы хотите получить совет.
Например, у Virtex-5/6 ног в одном банке вполне хватает для 16 бит LVDS, но даже если бы и не хватало, то есть Clock Capable ножки, с которых можно тактировать смежные банки.
Цитата(Boris_TS @ Aug 9 2012, 13:29)
Укажите ПЛИС по которой Вы хотите получить совет.
Например, у Virtex-5/6 ног в одном банке вполне хватает для 16 бит LVDS, но даже если бы и не хватало, то есть Clock Capable ножки, с которых можно тактировать смежные банки.
Например, у Virtex-5/6 ног в одном банке вполне хватает для 16 бит LVDS, но даже если бы и не хватало, то есть Clock Capable ножки, с которых можно тактировать смежные банки.
Arria 2 GX. Дополнительно выяснилось что нужно не 16 а 17 бит. А столько уже ни в одном банке нет. Альтера гденить чтонить говорит на этоу тему? У меня частота довольно низкая. Может где-то написано какой skew между банками?
Я попробовал раскидать между банками. Квартус особо не ругается.
Цитата(Methane @ Aug 9 2012, 10:57)
Как быть с клоком?
- Петька, приборы!
- 20
- что 20?
- а что приборы?
Не специалист в альтере, но если оффсет оут выполнен или не задан, то какая разница, где находяться эти ножки?
Цитата(Boris_TS @ Aug 9 2012, 13:29)
Укажите ПЛИС по которой Вы хотите получить совет.
Например, у Virtex-5/6 ног в одном банке вполне хватает для 16 бит LVDS, но даже если бы и не хватало, то есть Clock Capable ножки, с которых можно тактировать смежные банки.
Например, у Virtex-5/6 ног в одном банке вполне хватает для 16 бит LVDS, но даже если бы и не хватало, то есть Clock Capable ножки, с которых можно тактировать смежные банки.
Я вот чего нашел.
http://www.altera.com/support/devices/pll_...l-glossary.html
www.altera.com/literature/hb/stx/stratix_handbook.pdf
Table 4–99. Package Skew on Input Pins
Pins across the entire device 100ps
Получается посути что при допусках пределах 100ps пофиг на какой пин что вешать?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.