в qII 9.1 сгенерировал блок fft (1024, streaming) на верилоге.
Далее попытался все это запустить в modelsim следующим образом:
компилировал вместе файлы:
ft_my.v
ft_my_testbench.v
ft_my_syn.v
ft_my_bb.v
ft_my.vo
далее запускаю симуляцию ft_my_testbench.v
в итоге получилась следующая диаграмма:
входные данные перестают менять после 2го отсчета и все, хотя при генерации такого же модуля на vhdl все моделируется хорошо.в чем может быть проблема?