Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Aurora_8b10b Xilinx
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Volkov
Добрый день. Столкнулся со следующей проблемой. Тактового сигнала, кроме как опроного для трансмиттера, на плате нет. чем то нужно сформировать Reset, опрный тактовый сигнал использовать как Init_clk не получается. Может кто то сталкивался с подобной проблемой.

Может быть как то можно вытащить тактовый сигнал из GTP_DUAL?
krux
GTP для нормальной работы самому требуется ресет.
Volkov
Я имел в виду GTP_REFCLK. Может как точерез PLL... Не могу я догнать полность структуру по их даташитам. Выходит, без еще одного тактового сигнала ничегоне получится сделать?
RobFPGA
Приветствую!

Чип какой? Вроде есть же выход REFCLKOUT на который выводится REFCLKIN напрямую. Вот с него как раз входной клок можно на DCM/PLLL/GBUF заводить.

Успехов! Rob.
Volkov
Spartan6. Использую IP ядро Aurora8b10b. По примеру example Design построил свою обвязку. Опорный клок через IBUFDS заходит вa Aurora_8b10b. С него выходит GTPCLKOUT. Пытаюсь завести его на BUFG, или на PLL_ADV - проект не трассируется:


WARNING:Par:100 - Design is not completely routed. There are 1 signals that are not
completely routed in this design. See the "ADC_Board.unroutes" file for a list of
all unrouted signals. Check for other warnings in your PAR report that might
indicate why these nets are unroutable. These nets can also be evaluated
in FPGA Editor by selecting "Unrouted Nets" in the List Window.



В Example Design GTPCLKOUT заходит на PLL_ADV. Но эта PLL ресетится, тем ресетом который нужно сформировать, и из за этого неполучается использовать клок этой PLL.
RobFPGA
Приветствую!

Судя по datasheet нужно установить атрибут для CLK_OUT_GTP_SEL_(0/1) =1 и тогда на вывод GTP GTPCLKOUT(0/1)[0] будет выводится клок с REFCLKIN. (стр 86, 92)

вывод GTPCLKOUT через BUFIO2 может подключатся к PLL/BUFG так что если у вас не разводится надо смотреть что там уже подключено - может 2 буфера подряд получается, - или очень может надо залочить положение BUFG так чтобы он мог быть подключен к этому BUFIO2. В Spartan с есть некоторые заморочки с ресурсами клоков - надо смотреть что куда можно подключить и в какой позиции может находится соответствующая PLL, BUFG, BUFR, BUFIO2 ...

Ну еще есть еще вариант "нормального героя" который как известно всегда ходит в обход sm.gif если у вас соседний GTP не используется то можно пробросить входной REFCLK клок через него.

Успехов! Rob.

troiden
Есть еще один обходной путь - вставить примитив STARTUP_SPARTAN6 и вытащить оттуда клок CFGMCLK - внутренняя конфигурационная частота ПЛИСа, которая есть всегда. Но там есть свои минусы - отсутствие точного значения и большой стабильности.
Volkov
Решил проблему. На плате есть клок клианер который генерит клок. Прошиваю его с помощю USER_CLK Aurorы, у меня появляется клок, затем делаю ресет трансивера.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.