Развожу плату c EP4CGX30F484 в корпусе FBGA484 (1mm).

Плата небольшая (50мм х 70мм ) и не очень сложная.

В процессе трассировки возникли следующие вопросы:

1. Как трассировать диф-пары LVDS?
1.1. Какие минимальные зазоры между соседними диф-парами?
1.2. Насколько критично выравнивание внутри пары?
1.3. Оправдано ли использование переходных типа GSSG?
1.4. Оправдано ли удаление внутренних падов на переходных?
1.5. Насколько критично расположение согласующих резисторов к выходным контактам для приемных LVDS пар?
2. Как трассировать диф-пары трансиверов?
2.1. Какие минимальные зазоры между соседними диф-парами?
2.2. Нужно ли использовать переходные типа GSSG?
2.3. Нужно ли выравнивать каналы трансиверов между собой?
3. Сколько слоев необходимо для качественной трассировки питания?

Нажмите для просмотра прикрепленного файла

Нажмите для просмотра прикрепленного файла

Буду рад советам и рекомендациям.

Какие могут быть рекомендации??? Телепаты в отпуске(с).

http://www.ti.com/ww/en/analog/interface/l...al&HQS=lvds

судя по приведенному вами скрину, варианта как всегда два:
- либо 6 слоёв, и париться
- либо 8-10 слоёв, и не париться

GSSG делается настолько легко, что отказываться от него нужно только там, где "ну никак"
unused pads suppression - тоже что и с GSSG
зазор - тройной. меньше - только если есть показания к предельному ужиманию дизайна.

вопросы 1.5, 2.3, 3 - пока что точно к телепатам.

1.5. Насколько критично расположение согласующих резисторов к выходным контактам для приемных LVDS пар?
На КИТе с циклоном 4 резисторы согласующие напаяны прямо на переходные с обратной стороны BGA.
Кроме как экономия места, особого смысла не вижу устанавливать так близко. Пары работают максимум до 800МГц.
Я планирую не выше 400-480МГц. Понимаю, что лучше резисторы ставить либо в точке соединения с контактами или после.
Но получается согласование сделать до входных контактов. Далее короткими трассами до пинов.
Ну и соответственно имеет ли смысл на таких частотах использовать GSSG?
Место занимают, а насколько необходимо вопрос открытый. Суммарная длина трассы от BGA до разъема 45 мм (+/-)
На КИТе с циклоном 4 GSSG не использованы и пары разведены как слабосвязанные во внутренних слоях.

2.3. Нужно ли выравнивать каналы трансиверов между собой?
Как использоваться будут пока не знаю.
Планирую использовать в Bоnded режиме (4x).
Интерфейс скорее всего CUSTOM, для связи между модулями.
Можно ли задержку внутри ПЛИС компенсировать, тоже пока не знаю.
Собственно поэтому и спросил у тех кто уже разводил и использовал.

3. Сколько слоев необходимо для качественной трассировки питания?
Если быть точнее то для трассировки питания Циклона.
Напряжения 1.2В, 0.9В, 1.8В, 2.5В.
Из них 1.2В расщепляется на 2 ( ядро+PLL и трансиверы).
Из них 2.5В цифровое питание I/O, аналоговое для трансиверов и клоков.
Выделять на каждое напряжение отдельный слой слишком жирно.

Лучше так, чем тянуть дополнительные дорожки от выводов приемников до терминаторов. Неужели у EP4CGX30 нет возможности встроенного терминирования? Я не знаток altera, но у xilinx это имеется...)


Убейте 2-х зайцев сразу, расставьте рядом с терминаторами, кондесаторы - фильтры по питанию и будут вам GSSG. Не обязательно их ставить прям совсем рядом. Кроме того, в таком варианте, можно будет использовать слой с питанием в качестве опороного, вместо земли (только кондесаторы рядом с разьемом тоже не забыть). А вообще, лучше это моделировать.


Если планируете передавать данные по парам синхронно (как в шине) то нужно. Очень сильно сомневаюсь что в FPGA есть возможность тонкого выравнивания сигналов для простых LVDS. А вариант грубой подстройки может и не устроить.


Двух слоев, как правило хватает, если правильно расположить источники питания и компоненты.

То есть получается, что для Cyclone IV в корпусе даже FBGA324 (1mm) менее, чем 6-ю слоями не обойтись?
Вот так:
1-й сигнальный слой
1-й слой земли
1-й слой питания
2-й слой питания
2-й слой земли
2-й сигнальный слой

Я предпочитаю больше сигнальных слоев. Питание обычно можно развести в 1 слое все сразу, поэтому:

1 - signal
2 - ground plane
3 - signal
4 - signal + some power (всякие там подводы питаний от фильтров к PLL, чтобы лишний раз плейн не резать под такие мелочи)
5 - power plane
6 - signal

а для дифпар обычно хватает TOP и BOTTOM (для второго референсный слой питания, а не земли, надо следить, чтобы не пересекать разрезов в плейне.
если не хватит - можно сделать дифпары на 3-ем, дорисовав на 4-ом локальный ground plane конкретно под дифпарами. В общем, тратить столько меди на питания ИМХО разбазаривание - если выйдет с Вашим стеком, то 99% что выйдет и на 4 слоях, а если разводить руками - то и 99.9%, главное представлять себе, какими путями по меди будут ходить токи и грамотно расставить блокировку.

У меня похожая задача - подбираю схему питания, размещаю конденсаторы развязки, согласующие резисторы и т.д и развожу плату с Cyclone IV GX в корпусе FBGA324 (1mm).
Посоветуйте какую-нибудь толковую литературу/ tutorials /статьи в тему, а также примеры разводки на 6-слойной плате.