Нашел у микрона чипы DDR2 с напряжением питания 1,55-1,8В.

http://www.micron.com/~/media/Documents/Pr..._1_55V_DDR2.pdf

В доке нашел следующее:

Notes: 1. VDD, VDDQ, and VDDL must be within 300mV of each other at all times; this is not required
when power is ramping down.
2. VREF <= 0.6 × VDDQ; however, VREF may be => VDDQ provided that VREF <= 300mV.
3. Voltage on any I/O may not exceed voltage on VDDQ.

Значит ли это, что напряжения для I/O и ядра должны быть одинаковыми?
И что I/O выдерживают 1,8В при питании 1,5В?

Можно ли их прикрутить к Cyclone IV?
И какое питание назначить банкам в Cyclone IV 1,5 или 1,8В?
И если питать память от 1,55В, а банки Cyclone IV от 1,8В, то какой VREF?

А что говорят доки на 4ый сыклон? обычно там всё подробно расписано, что можно к нему прикрутить, а что нельзя. А если поискать, то даже примеры можно найти.

В доке на циклон написано что поддерживает стандарты SSTL18(1.8V), SSTL15(1.5V) и память DDR и DDR2, но не написано можно ли установить I/O SSTL18, а питание подавать 1,5В.

Micron VDD = Micron VDDQ = Micron VDDL = Cyclone VCCIO
Micron Vref = Cyclone Vref = 0.5 x Micron VDD
в любом случае.

дальше, вы должны выбрать, работать ли в стандарте SSTL15, и выбрать VDD=1.5V
либо работать в стандарте SSTL18, и тогда выбрать VDD=1.8V

все остальные варианты - искоючительно на ваш риск и вашу же совесть, ибо несоответствие выбора (например SSTL18 с питанием 1.5V) приведет к тому, что ваши сигналы с большой долей вероятности не уложаться в compliance-маски, и вы, опять же с большой вероятностью, получите нестабильную работу схемы.

зы. 1,55V входят в 5% допуск для 1.5V, так что расчитывать на полуторавольтовый стандарт можно. В данном случае это просто небольшой рекомендуемый самим микроном overvoltage для стабильности работы микросхемы.

ззы а теперь главный вопрос - ЗАЧЕМ вам нестандартная 1.5-вольтовая память DDR2? Она изначально предназначена для ужимания дизайна под сверхнизкое потребление. При этом вы заикнулись про то что хотите подать на циклон 1,8 вольта. Когнитивный диссонанс, он же разрыв мозга, вопщем. =)

Я применять данную память не планирую. Заинтересовала возможность низкого потребления.
Собственно мне нужен буфер внутри циклона, но нужного объема внутренней памяти просто нет.
Поэтому вешаю внешнюю. Для нужной производительности нужна внешняя шина ~48 - 64 разряда при 200МГц (4 чипа по 16).
Вот и ищу способ уменьшить потребление.

Из спецификации а память, понял что память можно запитать от 1.55В, а циклон от 1,8В

в спецификации на память описывается только память. про циклон там принципиально не может быть ни слова.

На странице 34 спецификации на память пишут
Input DC Logic Levels

Input high (logic 1) voltage VIH(DC)
Min = VREF(DC) + 125mV
Max = VDDQ

Note: 1. VDDQ + 300mV allowed provided 1.9V is not exceeded.

Input low (logic 0) voltage VIL(DC)
Min = –300 mV
Max = VREF(DC) - 125 mV



Т.е. при питании 1,55В VREF = 0.9В

Vref <= 0.6*VDDQ = 0.6*1.55 = 0.93В

Т.е. при питании 1,55В и выше должен быть совместим по уровням с SSTL18.

по входам - будет. по выходам - нет.

Если выходные драйверы используют тот же VREF, что и входные, то должен работать и на выход.
Минимальный порог на вход и на выход +/-125 мВ относительно VREF.
Максимальный уровни питания.

Иначе не совсем понятно как понять первые строки спецификации?

• VDD/VDDQ = 1.55V, 1.5–1.9V range
• Backward compatible with 1.8V DDR2
• JEDEC-standard 1.8V I/O (SSTL_18-compatible)

ПС:
Будет возможно работать с перекосом в отрицательную сторону.
И второй источник питания на дополнительное напряжение придется городить.

Было бы интересно запитать все от более низкого напряжения.
Может кто пробовал использовать SSTL18 при более низком напряжении?

выходные драйверы никак не используют Vref. почитайте про DDR, SSTL, посмотрите зачем используется Vref, посмотрите на глазковые диаграммы, и подумайте, что будет с приемными буферами если Vref "внезапно" уйдёт на 300 mV вверх.


так и понимать.
если в дизайне, сделанном под 1,8В заменить микросхему памяти на эту - работать будет.

Может и не будет работать. Но в графической GDDR как-то работает с несимметричным VREF-ом. У них VREF или 0,6 или 0,7*VDDQ.

Вы оценивали, насколько при этом сузились границы валидного окна?
Хотя если оно работает на 200 МГц, или ниже, то да, вообще пофиг