Всем доброго времени суток,
Необходимо реализовать GFSK на скорости 16kbit/s, собственно остальные параметры пока не важны, нужно реализовать на Virtex-6, хотелось бы узнать какие ip-ядра есть для этого, или как вообще опытные люди это реализуют, чтоб не идти заведомо нерациональными путями.
Буду благодарен за любые ответы.

в матлабе сваять FSK модем, перевести его в фиксированную точку и сгенерить код %)

буду пробовать) а вообще мне привили мнение, если генерить код матлабе, то он будет сверх неоптимальный, насколько это мнение неверно?

его готовить уметь надо. Вот тут отзывы. кое в чем, последний матлаб обходит коре генераторы альтеры %)

А готовый не подходит?
http://www.analog.com/en/rfif-components/r...nd_Transceivers

А так руками всё делается без проблем, только чип Virtex-6 слабоватый выбрали для 16kbit/s GFSK.

Это был сарказм?

Сыклон1 (EP1C6) , QPSK, 2048кбит причем и модулятор и приемник.
Посмотрите на СС1101 от TI

Посмотрел тему с матлабом, собственно я разговаривал с этим человеком из софтлайна, говорит что просто никто не умеет настраивать) надо учиться)
готовые сейчас посмотрю


а, всмысле готовые микросхемы не подходят) нужно еще кое-что в плисе делать ,так что только плис

Не обольщайтесь особо, рассчитывайте в первую очередь на то, что всё вручную придётся делать.



Чего ещё делать надо? Что уж сразу не ASIC? Готовый трансивер мешает делать кое-что в FPGA попроще или вообще в микроконтроллере?

нужна возможность перепрограммирования в будущем)

Какие схемы демодулятора можно использовать? нашел только через частотный детектор. Вопрос собственно хорошая ли эта схема, и с чем можно сравнить характеристики? да кстати оказалось что под GFSK у коллег все время имелось GMSK.

Через ЧД самая дешевая демодуляция, а следовательно и наименее помехоустойчивая.

Оптимальнее будет как по схеме OQPSK, правда для GMSK будут небольшие отличия от классической схемы.

Плохо ищете

http://electronix.ru/forum/index.php?s=&am...st&p=818746

Спасибо!
начал разбираться, только не совсем понимаю, как вы делаете кодирование. почему именно такое усиление:
после CIC Фильтра сигнал в пределах (-1/8 до 1/8), потом после гаусса усилитель на pi/2 => сигнал (-pi/16 до pi/16), а дальше differencial_encoder по модулю 2pi - вот это я уже не понял) можете пояснить?

Выкиньте пока Гауссовский фильтр, будет просто MSK. И смотрим теорию на счёт фазовых траекторий MSK. После upsample имеем дельта-импульсы, CIC фильтром преобразуем их прямоугольные. Амплитуда должна быть такая, чтобы за символьный интервал в 8 тактов в интеграторе(NCO) был переход на +-pi/2 от предыдущего фазового состояния. NCO работает по модулю 2pi, так как синусы-косинусы для углов больших 2pi повторяются. differencial_encoder - поясняет тот факт, что дифференциальное кодирование встроено в саму модуляцию, так как в приёмнике есть дифференциальный декодер, может быть не очевидно почему его нет в передатчике.

огромное спасибо)
собрал по образу и подобию схему (с небольшими изменениями + вставил свой решающий блок),
и может быть поможете объяснить эффект:
схема значит работает, и с уменьшением значения SNR при добавлении ГБШ постепенно начинают появляться ошибки ( причем появляются когда шум превышает сигнал на ~15дБ что по моему неплохо),
потом столкнулся с тем, что при реализации каскада ких-фильтров на FPGA сильно возрастает размерность, и поставил для интереса ограничитель прямо после добавления шума и схема перестала ошибаться совсем, я повышаю уровень шума еще и еще 100, 500, 5000дБ над сигналом, но схема не ошибается)
учитывая что ограничивая сигнал я получаю из синусоиды переменной частоты (с сильными шумами) прямоугольные импульсы с сильными шумами (5000дБ) и типа информативный параметр не искажается? но улучшаются характеристики из-за чего? из-за того что ограничивая я параллельно срезаю шумы по амплитуде?

извиняюсь, моя ошибка)