Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: HDL модель видеодекодера
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
svedach
Нужна для симуляции при проверке проекта, может кто сталкивался, или для себя делал. Если не жалко, поделитесь.
Восновном нужны сигналы синхронизации, ну и видео поток.
Cosworth
Вам ведь поток ITU656 нужен, правильно я понимаю? Вот, какой-то добрый человек на форуме выкладывал файлик с цветными полосами. Код для тестбенча примерно такой:
Код
`timescale 1ns/1ps

module itu_testbench();
    integer file;
        reg clk;
        reg[7:0] itu_data;

    //synthesis translate_off
    initial begin
        clk=1'b0;
        itu_data=8'h00;
        file=$fopen("pattern.dat","r");
    end
    
    always #37 clk<=~clk;        //27MHz external clock
    
    always@(negedge clk)
        itu_data<=$fgetc(file);    //ITU-BT.656 pattern from file
    //synthesis translate_on

endmodule
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.