Помогите!
Совсем запутался.
Полная версия этой страницы: Время выполнения команды LD Rd,X+
Сколько тактов?
Помогите! Совсем запутался.
Помогите!
Совсем запутался.
Для выполнения этой команды требуется два машинных цикла.
1 маш. цикл = 1 период тактовой частоты (или 1 такт) Информация отсюда
В вашем случае получается 2 такта.
1 маш. цикл = 1 период тактовой частоты (или 1 такт) Информация отсюда
В вашем случае получается 2 такта.
При такой постановке вопроса нет точного ответа.
Т.к. это зависит откуда происходит загрузка данных из внутренней или внешней SRAM или из регистрового файла...
В итоге можно получить от 1 такта и до бесконечности:-) при значительных циклах ожидания на шине внешней памяти.
Почитайте это я не думаю что xmega от обычной меги в этом чем-то отличается, хотя нет, отличается и ниже даны примечания касательно xmeg....
Т.к. это зависит откуда происходит загрузка данных из внутренней или внешней SRAM или из регистрового файла...
В итоге можно получить от 1 такта и до бесконечности:-) при значительных циклах ожидания на шине внешней памяти.
Почитайте это я не думаю что xmega от обычной меги в этом чем-то отличается, хотя нет, отличается и ниже даны примечания касательно xmeg....
Цитата(zombi @ Nov 9 2012, 14:35) 
Ни чего там не нахожу 
Прошу прощения, не увидел что вопрос по иксмеги.
В статье которая находится по этой ссылке есть информация по AVR семейства "tiny", "classic" и "mega"
Вот что про них пишут в этой статье
"Главное же отличие состоит в том, что этот цикл у AVR составляет всего один период тактовой частоты."
Цитата(demiurg_spb @ Nov 9 2012, 09:52)
При такой постановке вопроса нет точного ответа.
Да уж...
Цитата(demiurg_spb @ Nov 9 2012, 09:52)
до бесконечности:-)
Ну это Вы загнули
Цитата(demiurg_spb @ Nov 9 2012, 09:52)
Почитайте это я не думаю что xmega от обычной меги в этом чем-то отличается, хотя нет, отличается и ниже даны примечания касательно xmeg....
Меня интересует загрузка регистра из внутренней SRAM.
Цитата(Atmel)
Cycles XMEGA:
(i) 1(1)
(ii) 1(1)
(iii) 2(1)
Notes: 1. IF the LD instruction is accessing internal SRAM, one extra cycle is inserted.
(i) 1(1)
(ii) 1(1)
(iii) 2(1)
Notes: 1. IF the LD instruction is accessing internal SRAM, one extra cycle is inserted.
Что это за "extra cycle"? Почему именно extra? Почему не написать что просто добавляется один цикл?
И получается что чтение 2 цикла, а запись туда же (во внутр. SRAM) выполняется за 1 цикл !?
При записи никаких "экстра" не добавляется.
Если ST ( - ) то 2 , если ST (+) то 1 . Если STS то всегда 2
Правильно ли я понимаю что всё что ниже адреса 0х2000 командой "LD Rd,X+" читаем за один цикл?
Где Вы это нашли ? Ссылку плиз
Цитата(ILYAUL @ Nov 9 2012, 12:48)
Где Вы это нашли ? Ссылку плиз
Цитата(demiurg_spb @ Nov 9 2012, 10:52)
Почитайте это
стр.87,88,89
Цитата(Atmel)
Cycles XMEGA:
(i) 1(1)
(ii) 1(1)
(iii) 2(1)
Notes: 1. IF the LD instruction is accessing internal SRAM, one extra cycle is inserted.
(i) 1(1)
(ii) 1(1)
(iii) 2(1)
Notes: 1. IF the LD instruction is accessing internal SRAM, one extra cycle is inserted.
По описанию время выполнения команды LD Rd,X+ в Xмеге составляет ОДИН такт, если доступ во внутреннюю память на кристалле и ДВА для внешней памяти.
Думаю, в примечании 2 ошибка, т.е. должно быть написано 2. One extra cycle must be added when accessing EXTERNAL sram - Должен быть добавлен один дополнительный цикл при доступе во ВНЕШНЮЮ память.
Думаю, в примечании 2 ошибка, т.е. должно быть написано 2. One extra cycle must be added when accessing EXTERNAL sram - Должен быть добавлен один дополнительный цикл при доступе во ВНЕШНЮЮ память.
При работе с внутренней памятью
ld W,X+ - 2 такта
st Z+,W - 1 такт
Проверено в железе.
ld W,X+ - 2 такта
st Z+,W - 1 такт
Проверено в железе.
А чего проверять , всё написано в HELP AVR STUDIO для каждой команды
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.