Мне надо по заданию смоделировать блок памяти 1кб ППЗУ, из микросхем 256*8. Сколько таких микросхем надо иметь. То есть где узнать о структуре такого блока памяти, что значит 256*8. Кроме того подскажите какая литература подходит для теоретического и практического ознакомление с этим вопросом. Например пригоден ли здесь бабич. Надо ли это моделировать лиш в электроник воркбенч?

Калабеков, "Цифровые устройства и микропроцессорные системы" (например, эта книга, но вообще у него несколько книг).

Тищенко, "МикроЭВМ" своими руками":
http://zalil.ru/34002425

Зубчук, Сигорский, Шкуро, "Справочник по цифровой схемотехнике"

С моделированием пока подождите, начните с азов ...

P.S. Интересно, а что означает "моделирование" применительно к блокам памяти ? Вы бы уточнили у преподавателя ...

Звиняйте. Этот блок памяти надо построить-навеяло с другого задание. Там надо смоделировать другое устройство. И кстати об этом ППЗУ-вот его построение и строение как раз хотелось бы узнать. А то не понятно что за микросхема. 256*8. Это получается 2 кб. И как с более одной такой микросхемы можно построить блок памяти лиш на 1кб. Хотя эти цыфры наверное чтото другое значат. Например в бабича я специального раздела специально об этом не видел. В вашем справочнике тоже в содержание ничего из этой оперы не видно. Хотя есть хорошые разделы об логике. Тем более таких микрух может быть более 200. Как это высчитать. Это первом делом. Благо дело что всех их строить не надо. А на счет того что спросить у препода-так он многозначительно сказал что это вы нигде не знайдете?!..так что это что ли в природе не существует. А рисовать как то надо. И то правильно.

1. На чём смоделировать?
2. Уточните один килобит или один килобайт?
3. Какие входы/выходы должны быть у моделиремого устройства?


Просто старшие разряды не использовать.

Судя по всему речь идёт об 1кБайте, при написании, иногда байт обозначают большой Б, а бит маленькой б, но лучше полностью писать.
256х8 - это организация памяти, 256 ячеек по 8 бит (1 байт) каждая, соответственно шина данных тоже 8 разрядная (8 выводов). Одновременно,
по одному адресу, для записи или чтения доступны все 8 бит (1 байт).
Для 1 кБайта нужно 4 таких. Адреса, данные, чтение/запись, CS или ОЕ, по выбору, параллелются. Оставшиеся 4, CS или ОЕ, через дешифратор
2х4 соединяются с 2 ст. разрядами адреса.

Не верю ни на иоту. Все в литературе изумительно расписано. Уже лет так 25 назад, если не больше. И читать книги, а не просматривать их соодержание, вам таки придется. Совершенно возмутительное отношение к учебе !!!

Моделировать сдесь не надо, а надо построить. Хотя это наверное тоже самое. В воркбенч-и т.д. Да речь идет именно о килобайте. О выходах и входах история умалчивает. И если 8-это биты, то есть это понятно что 4. А надо первую и последнюю. Пояснили бы вы сразу что значит CS-ОЕ. А насчет того что об этом в книге написано-был бы признателен если бы сказали где именно. А то об логических функциях написано черным по белому.

чип селект
оутпут энэбл

на случай блокировки вас в поисковике...

тут


и тут

вторая ссылка вообще про доступ к памяти и иже.

CS - включает микросхему, когда активен (обычно 0). Когда не активен (1), она не реагирует ни на какие сигналы, при этом жрёт минимум.
ОЕ - Когда активен (обычно 0), открывает выходы при чтении, естественно при активном CS.
Почитать можно в "Полупроводниковые БИС запоминающих устройств" А. Ю. Гордонова и Ю. Н. Дьякова. Гугл знает где можно взять.

У меня есть пример построение схемы 2кб*8 з микросхем 1кб*8. В 2ох схемах (bаnk) по два DD1 (2), что складаются с трех частей. Крайняя с маркировкой D0..D7. Средняя часть называется RАМ. А 3-яя-как раз с маркировкой А0..А9 и в обоих с выходами WЕ и CS. С cs идут линии к 1(инвертирование). В нижней еще одна 1 а в верхней &(сложение А11-15), которое идут к верх. горизонт шине W* над которой паралельно-WА. Которая соедина с нижней второй 1ей. Два выхода WЕ идутк к WК внизу. А стрелки которые направлены к двом мсхемам от W*. А справа от этих банок вертикальная линия которая тоже имеет отвлетвение к этим мсхемам пересекает верх. гориз. шины WА И W*. Так запутано но постараюсь ее еще нарисовать. Потому хотелось бы гдето посмотреть пример в книге с пояснением всех взаимосвязей.

У меня есть пример построение схемы 2кб*8 з микросхем 1кб*8. В 2ох схемах (bаnk) по два DD1 (2), что складаются с трех частей. Крайняя с маркировкой D0..D7. Средняя часть называется RАМ. А 3-яя-как раз с маркировкой А0..А9 и в обоих с выходами WЕ и CS. С cs идут линии к 1(инвертирование). В нижней еще одна 1 а в верхней &(сложение А11-15), которое идут к верх. горизонт шине W* над которой паралельно-WА. Которая соедина с нижней второй 1ей. Два выхода WЕ идутк к WК внизу. А стрелки которые направлены к двом мсхемам от W*. А справа от этих банок вертикальная линия которая тоже имеет отвлетвение к этим мсхемам пересекает верх. гориз. шины WА И W*. Так запутано но постараюсь ее еще нарисовать. Потому хотелось бы гдето посмотреть пример в книге с пояснением всех взаимосвязей.

Вот схема 2кб на 8 из микросхем 1 кб.

Схема нарисована просто жутко. Вы хоть посмотрите как в книгах подобные схемы рисуют. А с моделированием вообще просто - почти наверняка преподаватель имел в виду временные диаграммы, начерченные хоть от руки ...

Это как раз вторично перерисовано с доски что начерчено преподоват. Зеленая линия несколько не соответсвует точным входам в схему-и на самом деле есть двойной. Шыни может не так точно обозначены ибо они у меня простым карандашом нарисована. А все другое будто то самое. Вот хотел бы и знать почему именно так. Почему там инвертирование. Одна ли это схема или сразу две. Что там А1..А9 значит. Мне как рисовать ведь мне надо восемь таких схемок.

Судя по вашим сообщениям, книга даже не открывалась. Еще раз. Читайте книги, там все написано. Вы игнорируете мои (и не только) советы, а я вам принципиально отказываюсь разжевывать, сколько будет дважды два ...

У меня таких три рисунка есть. Могу еще два начертить. Касательно книги то я видел у бабича раздел о шифраторах и дешифрат. и раздел о блоках памяти. Последний достаточно маленький на три страницы кажется. Еще есть старые советские пособия по схемотехнике. Там такого раздела точно нет. Кроме того методичку к исполнению такой контрольной прочел. Но понятно лиш наполовину. В даном случае например чем должны отличатся все четыре схемы, в том числе чем они могут отличатся от схемы что нарисовал преподаватель. Как создать сперва математическую схему этого БП?

Да вы правы здесь особенно ничего сложного нету. Кроме одного. Синтеза адресного дешифратора, который почему то должен соединять паралельные микросхемы. В методичке указано что паралельно соедин. при наращивание разрядности-а здесь последовательное соединение ибо есть наращивание обьема. Но в примере о дешифрат. указано что он должен соединяться с CS, то есть их должно быть 4. Потому хотелось бы узнать где в литературе или в нете есть детальное пояснение синтеза а. дешифратора. Ибо этот момент не очень мне понятен. Ибо в моей методичке указано-какой то начальный и окончательный адрес в 2ичной форме. А откуда он взят. Потом с помощью дднф окончательно приведена схема синтеза 2кб*8 из 1кб. Или подскажите как по аналогии синтезировать АД на 1кб по 256?

Именно в таком виде описание дешифратора, действительно наверное не найти. Научили вас ходить, так и ходите, научили ездить - ездийте.
Кому придёт в голову расписывать каждый шаг, да ещё для каждого отдельного случая?
Модуль 256*8 состоит из 2х 128*8, тот в свою очередь из 2х по 64*8 и так далее. Из 2х модулей 256*8 собирается 512*8, потом 1024*8,.... .
Все наращивания происходят по одним и тем же правилам. И расписывать каждый из них отдельно, наверное нет никакой необходимости.
Возможно здесь нужно начать с 1*8, потом перейти к 2*8, 4*8, 8*8.... и так постепенно доползти до 2048(2К)*8. Но обычно, усвоив первые
2, 3 шага, дальнейшие уже не понадобятся.

Как минимум, в книжках Пухальского и Новосельцевой это должно быть описано. Ну и "Азбуку ..." Лобанова гляньте, хотя тут я ничего не обещаю ...

Так я ведь не буду каждую ячейку памяти рассматривать. Наведу пример что есть у меня (2К*8 по 1К*8). Число выходов 2. А входов соответсвенно определяется обьемом та выделеным пространством адрес. Последнее утверждение не очень понятно. В общем начинается синтез из табличного представления. Там Анач. 1110000000000000 0(Анач2-1110010000000000). Акон.-11100011111111110(2-1110011111111111). На основ. которого построен. лог. выраж.: CS1=(А15_v А14_ v А13 _ v А12 v А11) v А10. CS2 отличается тем что А10_ с инверсией. А далее уже не так сложно построить комб. схему. Но откуда берутся эти начальные и конечные адреса. Недумаю что это запись 1кб или 2 кб. И как эти 4 адреса переводяться в логические выражение? Потом у меня выше на форуме есть рисунок и там дешифратор несколько другой хотя тоже для такого же блока памяти. И там есть адресные выходы А11-А15 хотя в схене лиш до А9. Там всего три элемента 'или и один "1". Ночто мне делать в моем варианте?

На счет книг то я смотрел учебники Новикова, Хижмы но АД там нету. И сомневаюсь что и в этих книгах оно будет. Если найдете был бы благодарен уведомить ибо сейчас использую лиш моб. нет потому книг не будет возможности закачать в ближайшие два дня.

Так откуда взялись эти начальные и конечные адреса вы можете подсказать или они как то выбираются произвольным образом. Это связано с 16-разр. шиной. Вижу что в конечном адресе все 1 не считая первой части, а в начальном-0. Но начальные части начальных и конечных адресов как раз одинаковые. Потом как перевести их в логическое выражение. Вижу что они ориентируются по вторым адресам. Где первые три единицы-А15...А13, следуещие два 0 А12-11. Они обьединены дисюнкцией. А10-одно с инверсией. То есть если в моем случае должно быть 4 микросхемы, то наверное должно быть 4 CS. Здесь расчеты как делать. Или сдесь надо лиш два CS. Ведь в моем примере лиш есть Анач. и Акон.(с 2 вариантами). А как быть с 4 схемами. Там что должно быть 4 варианты. И Акон. и Анач. Это что число недостающих адресных выходов. То есть А15-А10?

Здесь может быть и 10разрядная шина. Тогда для дешифратора подойдет оставш. две линии А8 и А9 как первые 7 соединены непосредственно с шиной адрес-тогда код дешифратора CS1-4: 00,01,10,11. Так подсказали мне на форуме з-за океана-но надо ли здесь именно 10 разрядов. И как это логическое выражение обьединить-дисюнкцией или коньюнкцией. На основание этого можно рисовать саму схему. Но как это сделать чтобы в АД было 4 выхода CS1 и два входа А8.А9?

radiomax1, после такого количества неграмотных постов все-таки спрошу: Вы в школе русский язык изучали? Ну нельзя же, право, столько ошибок делать, даже если этот язык Вам и не родной. Судя по применению (точнее, неприменению) Вами запятых, Вы, скорее всего, больше английским пользуетесь. Я так понимаю, учитесь-то Вы на русском, и может даже работать будете в русскоязычном коллективе (то есть писать Вам еще много на этом языке придется).

Ну попробуйте хотя бы при написании сообщений на Электрониксе обращать внимание на то, что слова, написанные с орфографическими ошибками, подчеркиваются красным и при нажатии правой кнопки мышки предлагаются варианты с правильным написанием.