Какая частота клока должна быть, если при конструировании в fdatool указал 200гц.
А при генерации кода vhdl указал последовательная логика,эффективность = 23?