При работе с боардом типа DE0 (terasic) присоединенная к Циклону 3 SDRAM работала без проблем на частоте в 100 мГц.
Там стоит sdram типа Zentel http://tsl-fpga.googlecode.com/svn-history...TP_(Zentel).pdf
На своем модуле поставил в паре с Циклон 3 sdram от samsung http://pdf1.alldatasheet.com/datasheet-pdf...1632B-UC75.html
Микросхемы можно сказать идентичны. Поэтому и контроллер sdram в SOPc выполнен также как в DE0 (terasic).
Но на модуле sdrsm отказывается работать напрочь. Простые команды типа

показывают непонятные слабые телодвижения только на разрядах DQ0...DQ3. Больше никаких сигналов с контроллера на SDRAM не видать. clk на sdram подаю от pll со сдвигом -60 гр.
Нажмите для просмотра прикрепленного файлаНажмите для просмотра прикрепленного файлаНажмите для просмотра прикрепленного файла
Подскажите пожалуйста в каком направлении копать.

мне при работе с платой DE 2-70 помогло использование не PLL для получения клока, а IP под названием Altera UP Clocks из пакета Altera University program