Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Xilinx DDR прием
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
shide_3
кто знает , есть ли у Хилинха IP для приема DDR данных? что-то не могу такого найти, у Альтеры есть. нужно работать с АЦП, у него выходной поток - ДДР
спасибо
Andrew Su
Добрый день.
Для Spartan-6 spartan6_hdl.pdf
IDDR2
Primitive: Double Data Rate Input D Flip-Flop with Optional Data Alignment, Clock Enable
and Programmable Synchronous or Asynchronous Set/Reset
В других семействах FPGA тоже есть.
Удачи.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.