Всем доброго дня.
Хочу запустить кодек, работал кто с таким?
Сделал управление DAC, режим кодека - слейв, DSP mode.
Правильно ли мое понимание интерфейса? На рисунке пачка выдачи в ЦАП числа 0x8a5a на оба канала, в 16-битном режиме (рисунок)
Расстояние между пачками 125мкс (дискретизация 8 кгц, второй рисунок)
Смущает что ничего в доке не сказано про соотношение мастер клока и бит клока.
Ну раз ничего не сказано - при мастер клоке 12МГц сделал бит клок 6МГц - так проще. Или они должны быть равны?
Охота услышать любые замечания/советы/реплики, поскольку с аудио интерфейсами до этого дело не имел
Спасибо.
Полная версия этой страницы: Кодек WM8731
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Сам спросил - сам ответил 
Все нормально, так как я написал, работает, звук попер, значит все верно!
Все нормально, так как я написал, работает, звук попер, значит все верно!
Цитата(alexPec @ Dec 12 2012, 11:35) 
Всем доброго дня.
Хочу запустить кодек, работал кто с таким?
Сделал управление DAC, режим кодека - слейв, DSP mode.
Правильно ли мое понимание интерфейса? На рисунке пачка выдачи в ЦАП числа 0x8a5a на оба канала, в 16-битном режиме (рисунок)
Расстояние между пачками 125мкс (дискретизация 8 кгц, второй рисунок)
Смущает что ничего в доке не сказано про соотношение мастер клока и бит клока.
Ну раз ничего не сказано - при мастер клоке 12МГц сделал бит клок 6МГц - так проще. Или они должны быть равны?
Охота услышать любые замечания/советы/реплики, поскольку с аудио интерфейсами до этого дело не имел
Спасибо.
Хочу запустить кодек, работал кто с таким?
Сделал управление DAC, режим кодека - слейв, DSP mode.
Правильно ли мое понимание интерфейса? На рисунке пачка выдачи в ЦАП числа 0x8a5a на оба канала, в 16-битном режиме (рисунок)
Расстояние между пачками 125мкс (дискретизация 8 кгц, второй рисунок)
Смущает что ничего в доке не сказано про соотношение мастер клока и бит клока.
Ну раз ничего не сказано - при мастер клоке 12МГц сделал бит клок 6МГц - так проще. Или они должны быть равны?
Охота услышать любые замечания/советы/реплики, поскольку с аудио интерфейсами до этого дело не имел
Спасибо.
Мастер клок - это вы имеете ввиду SCLK ? На эту ногу можно подавать не более 400Кгц! И эта частота вообще никак не связана с бит клоком, это доступ к программным регистрам, а вы туда 12мгц подали-поэтому он и не работает.
Цитата(vadimp61 @ Dec 13 2012, 10:28)
Мастер клок - это вы имеете ввиду SCLK ? На эту ногу можно подавать не более 400Кгц! И эта частота вообще никак не связана с бит клоком, это доступ к программным регистрам, а вы туда 12мгц подали-поэтому он и не работает.
Нет, мастер клок - это кварцевый клок, он у меня с плис идет. А по i2c шине понятно что 400 кгц, про это видел что написано.
Цитата(alexPec @ Dec 13 2012, 09:36)
Нет, мастер клок - это кварцевый клок, он у меня с плис идет. А по i2c шине понятно что 400 кгц, про это видел что написано.
Разъясните все-таки какую частоту надо подавать на bclk, зависит ли она от частоты дискретизации и режима i2s/dsp?. Если не трудно, поделитесь пожалуйста описанием модуля или скиньте на nenu1985@gmail.com. Никак не могу завести звук на выход.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.